68000ファミリ ハント・ブック 68000·68008·68010·68020 W・クレイマー+G・ケイン・著 岡本 茂・訳

「ハードウェアハンドブックとして、本書は、ハンディなレファレンスマニュアルを求めている、経験のあるマイクロプログラマやシステムデザイナにとって、もっとも便利である」と、米Byte誌、1986年9月号で紹介。

主要目次

序 論 機能の概観 アドレッシング・モード 命令セット 信号の特徴 タイミングとバスの動作 例外処理

付 録

- 命令のオブジェクト・コード
- ・68Kプロセッサのインターフェース
- ・68Kファミリにおける相違点
- ・パッケージ
- ・68020のキャッシュにおける動作

日本語版補遺

- ・アセンブラの文法
- コブロセッサ命令について

680000ファミリ ハンドブ・ック 68000・68008・68010・68020

W・クレイマー+G・ケイン・著 岡本 茂・訳

啓学出版

68000 MICROPROCESSOR HANDBOOK (Second Edition)

William Cramer Gerry Kane

English edition copyright © 1986 by McGraw-Hill, Inc., New York All rights reserved. Published in Japan in by Keigaku Publishing Co., Ltd., Tokyo Japanese translation rights arranged with McGraw-Hill, Inc., New York through Japan UNI Agency, Inc., Tokyo

訳者まえがき

本書は、W. Cramer and G. Kane; 68000 Microprocessor Handbook; Includes 68008, 68010 & 68020 第 2 版 (Osborne/McGraw-Hill, 1986) を翻訳したもので、68000 から 68020 に至る 68K ファミリを解説したものである. 訳者は先に 68000 の優秀さに注目し、それをザ 68000 (共立、1983) にまとめたが、68008, 68010, 68020 についてもきちんとまとめたいと考えていた所へこの翻訳の話がきたので、早速原著を通読してみた。これは 68K ファミリをマイクロプロセッサという立場からまとめ、アーキテクチャについて論じたもので訳者の考えと共通する所があったので、喜んでその翻訳を引受けることにした。

英語と日本語では文法が異なり、直訳したのでは硬い文章になってしまうので、原稿に何度も手を加え、読みやすくなるように心掛けた. 必要な場合には脚註を入れ、分りやすくなるように心掛けた積りである. 用語には十分注意したが、カナ書きのものも可成りある. コンピュータに関係した部分は進歩が速く、新語が次々と登場するので、止むを得ず訳者が作った新語も多少ある. これは基準が定まり次第に改めることとしたい.

ソフトウェア関係は原著には書いてないが、コプロセッサを含めた 68020 のアセンブラの解説はあった方がよいと考えたので、日立プロセスコンピュータエンジニアリング(株)の加藤木和夫氏にまとめていただいた。これはオペレーティング・システムやコンパイラなどでは必要である。

本書の出版に当り、多くの本を参考にし、多数の方々の御協力をいただいた. また啓学出版(株)の編集部の方々、特に鈴木信行氏には企画の段階から御世 話になった.ここに記して厚く感謝する.

1987年春

岡本 茂

序文

「68000 マイクロプロセッサ ハンドブック」の初版は、Motorola 社の最初の 16 ビット・マイクロプロセッサ MC68000 についてまとめたものである. 内部では 32 ビットでデータとアドレスを処理するというアーキテクチャを基本として、68000 がマイクロプロセッサを進歩させる長く続く道程の始まりに過ぎないことが、これによって明らかにされた. 実際、Motorola 社は既に 68000 に続くいろいろなマイクロプロセッサを出している.

新しいマイクロプロセッサは最初の68000と命令上の上位互換性をもっているが*1, それらの間には大きな相違点かある. ソフトウェアという観点からみると, マイクロプロセッサが新しくなればアドレッシング・モードやデータ・タイプや命令も追加されて新しくなる. 一方ハードウェアという観点からみると, 68000マイクロプロセッサ・ファミリに最近仲間入りしたもの*2はアドレス・バス幅, データ・バス幅, ピンの配置, 信号, 周辺とのインターフェース, 消費電力などで, 従前のものより進歩している.

こういう変化があったので、著者は初版の改訂版を出すべき時機がきたと決

^{*1 68008} だけは別だが、他は 68000 よりも上位にある.

^{*2 68000} から 68020 に至るもののうち 68020 を指す.

心した. 我々は、それぞれの新しいマイクロプロセッサに関する詳細を、Motorola 社の援助によって得たことを感謝する. また、8 ビット、16 ビット、32 ビットなどのすぐれたマイクロプロセッサとその周辺素子という広大な範囲を含むように68000 ファミリを拡張した Motorola 社に賛辞を捧げる.

William D. Cramer Gerry Kane

目 次

訳者まえがき序文

第1章	序 論
	68K ファミリ 1
	本書の目的 2
	信号とタイミングの表現について 2
	ファミリにおける名称について 5
第2章	機能の概観 7
	安仁エード 7
	実行モード 7
	ユーザ・モード・レジスタ 8
	システム・モード・レジスタ 12
	メモリ構成 16
	仮想メモリと仮想マシン 16
第3章	アドレッシング・モード
	アドレス・エンコード 20
	アドレッシング・モード 23
第4章	命令セット
	命令の要約 32
	命令のプリフェッチとパイプライン/
	ループ/キャッシュ 38

第5章	信号の特徴 41
	68000, 68008, 68010, 68012 における信号 41
	68020 の信号 48
等 C 辛	タイミングとバスの動作 53
先0早	ダイミンプとハスの新川
	68000-68012 におけるタイミングとバスの動作 54
	68020 のタイミングとバスの動作 61
	リード・サイクルのタイミング 65
	ライト・サイクルのタイミング 70
	68K ファミリに共通な特性 76
	リセット動作 76
	ホールト状態 77
	ストップ状態 77
	バス・サイクルの再実行 78
	バス・アービトレーション・ロジック 79
笋 7 音	例外処理83
カノキ	フリント人とう王
	動作モード 83
	例外の型 84
	例外の優先順位 85
	例外ベクタ・テーブル 86
	スタック・フレーム 88
	例外処理シーケンス 94
	命令トラップ 94
	不当命令と未実装命令 94
*	アドレス・エラー 95
	トレース 95
	ブレーク・ポイント 96
	フォーマット・エラー 97
	割込み 97
	バス・エラー 98

リセット

100

竹録 A	命令のオフシェクト・コード————	102
付録B	68K プロセッサのインターフェース―――	122
	6800 ファミリとのインターフェース 122	
	コプロセッサのインターフェース 124	
付録C	68Kファミリにおける相違点	126
付録D	パッケージー	129
付録E	68020 のキャッシュにおける動作———	133
	キャッシュ制御 134	
	キャッシュの使用禁止 135	
日本語	E版補遺	
Ι ア-	センブラの文法――――	138
1 ,	1 書式 138	100
	2 ラベル 139	
	3 命令実行文の書き方 141	
	4 アドレッシング・モードの書き方 146	
	5 アセンブラ制御文 148	
	6 データ形式 148	
	7 例 150	
	-°	4.5.4
Ⅱ ⊐:	プロセッサ命令について	151
	1 コプロセッサ命令 151 2 MC69991 で完美されて合会 159	611
	2 MC68881 で定義される命令 152	
参考文献	ţ;	154
索弓		155

第1章

序論

Motorola 社は 68K ファミリという一連のマイクロプロセッサによって, 16/32ビット・アーキテクチャの世界に寄与した. 68000 から始まって 68020 に至るこの流れにおいて** Motorola 社はマイクロプロセッサ・テクノロジーにおける真のリーダとなることを目指し, 首尾一貫した特徴のある製品を作ることを目的として, 常に改良に励んでいる.

この 68K ファミリは、コンピュータを使う上での複雑さを少なくし、リアルタイムやマルチユーザにおける応用でも、高速で生産性の高い製品を作る基準を規定するものである。このため命令が上位互換性をもっており、もっと複雑な計算処理が必要になったとしても、下位のマイクロプロセッサで開発した応用プログラムを上位のプロセッサに移植できるという特徴がある。

68Kファミリ

ここでは、このファミリに含まれるものをさっと述べることにしよう。

^{*} さらに 68030 が進行中である. 1987年7月にはサンプル出荷されよう.

68000 68000 は 16 ビットの世界における Motorola 社の最初の製品である. 17 個の 32 ビット・データ・レジスタとアドレス・レジスタ, 14 種類のアドレッシング・モード, 16メガバイトのアドレス空間, 56個の基本命令をもち, 命令をパイプラインで処理し, 5種類のデータ・タイプをサポートする. 16ビットのデータ・バスと24ビットのアドレス・バスを特徴とする.

68008 このマイクロプロセッサは,68000の能力を基本としており、そのパッケージのコスト面で配慮が払われている。データ・バスは8ビットなのでボードのレイアウトも簡単になっており、バイト単位のメモリや周辺装置をもっと手軽にアクセスできるようになっている。

68010 このマイクロプロセッサは,仮想メモリと仮想マシンのハードウェア・サポート,多重ベクタ・テーブル,効率的なループ命令を備えている.

68012 このマイクロプロセッサは,30ビットのアドレス・バスを用いる点を除けば,68010と同じである.

68020 データ・バスとアドレス・バスが完全に32 ビットで、4 ギガバイトのアドレス空間をもち、(たとえば浮動小数点用) コプロセッサ・インターフェース、7種類のデータ・タイプ、18 種類のアドレッシング・モード、効率的なオンチップ命令キャッシュを備えている。

本書の目的

本書は68Kファミリの動作モード、アドレッシング、データ・タイプに関する明確な情報を機能的にまとめたもので、ファミリのそれぞれのタイミングと信号を正確に述べている.

これはハードウェア向きの本なので、命令セットについては

Kane, Hawkings and Leventhal:68000 Assembly Language Programming (Osborne/McGraw-Hill, 1981)
を参照されたい*

信号とタイミングの表現について

信号はアクティブハイ、アクティブロー、またはハイかローでアクティブである。アクティブハイ信号はハイ状態で動作するように機能し、ロー状態では効果をもたない。アクティブロー信号はロー状態で動作するように機能し、ハイ状態では効果をもたない。2つのアクティブ状態をもつ信号は2つの違った

^{* 68020} については本書補遺を見られたい.

信号とタイミングの表現について

形で動作するが、その形はハイかローかで定まる. この信号はインアクティブ 状態をもたない.

本書では,アクティブロー信号はその信号名の上に横線を引くこととする. たとえば \overline{XX} はロー状態でアクティブな信号である.アクティブハイ信号また は2つのアクティブ状態をもつ信号は, \overline{YY} のように信号名の上に横線を引か ない.

本文において、「アサートする」というのは、信号がインアクティブからアクティブに移ることを指し、ハイやローには関係しない。一方「ネゲートする」というのは、信号がアクティブからインアクティブに移ることである。実際の物理的な移行を図に示し、次のように規定する。

1. ロー信号が電圧をもたず、ハイ信号が電圧をもつ状態.




2. ローからハイに移行する信号を次のように示す.



3. ハイからローに移行する信号を次のように示す.




4. 2つ以上の信号を並列で使うときは、




のように書く. これはそれぞれの信号のレベル変化を示し、移行時の状態 (ハイからロー、またはローからハイ)を示すものではない.

5. 3 状態信号でのフローティング(未定義)を次のように示す.




6. 3 状態バスでのフローティングを次のように示す.




第1章序論


7. ある信号が別の信号を**トリガ**して変えるときは、その関係を矢印を使って次のように示す.




このように信号の変位が次の信号をトリガすることを次のように示す.



8. 2つ以上の状態によって別の動作がトリガされるとき、次のように書く.




したがって、ある信号がローからハイに移行し、ハイからローに移行する 2番目の信号と結合して、3番目の信号での移行がトリガされることを、 次のように表す。




ファミリにおける名称について

9. 1個の移行で2つ以上の動作が生ずるとき、次のように書く.



したがって、信号がローからハイに移行して他の2つの信号で変化が生ずることを、次のように表す.



10.信号のレベル変化は矩形波で示し、立上り時間や立下り時間は無現する.

ファミリにおける名称について

68Kファミリにはいろいろなものが含まれており、その類似点は相異点よりも重要である。しかし新しいものは今までのモデルにない特徴をもっていると考えるのが自然であろう。そこですべてのものに共通な性質を述べるときには68Kという用語を使うこととし、そうでないときはそのモデル名によって区別することとした。たとえば「68000」は68Kファミリの最初のものとして参照される。

本書の初版では、MC68000というようにプロセッサ名に MC(Motorola Corporationを表す)という接頭辞をつけていたが、これは止めることとした。これは Motorola 社が 68K ファミリの各種プロセッサと機能の等しいチップの生産を多くの企業に対して認めているので、そういう企業を区別したくないからである。

第2章

機能の概観

この章では,68Kファミリの実行モード,レジスタ,利用できるアドレッシ ング・モードなどから、プログラミングの特徴を見る.

実行モード

スーパバイ ザ・ビット ユーザ・ モード スーパバイ

ザ・モード

ファンクショ ン・コード

68K はユーザ・モードとスーパバイザ・モードという2つのモードのいずれ かで動作し、その動作モードを定めるのはステータス・レジスタの中の1ビ ット*である. その名の示すように、プロセッサが応用レベルで動作すると き, ユーザ・モードになる. これに対し, スーパバイザ・モードは, オペレー ティング・システムのレベルでのプログラムを目的としている。このモードは そのためのスタック・ポインタと特権命令をもっており、特権命令は、ユーザ ・モードにおけるプログラムではやれないことも実行できるようになっている. プロセッサ・チップには、ファンクション・コードを出力するピン (FC0-FC2)があり、これは現在の実行モードとバスの状態(データ・アクセス、プ

^{*} Sビットという、これが0のときユーザ・モードである.


第2章 機能の概観

ログラム・アクセス,割込みアクノリッジ)を示している。ここに、実行モードとメモリの参照区分に関する情報があり、メモリ管理ユニットのような外部ロジックでは、システム・メモリとユーザ・メモリに関してこの情報が使える。

ユーザ・モード・レジスタ

データ・ ユーザ・モードにおいて、68K は8個の32 ビット・データ・レジスタ (D0 レジスタ -D7)、7個の32 ビット・アドレス・レジスタ (A0-A6)、32 ビットのスタ とデータ ック・ポインタ (SP)、32 ビットのプログラム・カウンタ、8 ビットのコンデ・タイプ ィション・コード・レジスタ**をもっている.

データ・レジスタは、1ビットのデータ、8ビット(1バイト)のデータ、16ビット(1ワード)のデータ、32ビット(ロングワード*2)のデータを扱うことができ、その最下位ビットをビット0、最上位ビットをビット31として参照する。いろいろな大きさのオペランドをどのようにしてデータ・レジスタに設定するかを、次の図に示す。




1 ビットに関する動作には、バイトやワードやロングワードにおける指定ビットのテスト、セット、クリアが含まれる。このようなビット操作命令では、直接またはデータ・レジスタを経由してビット番号を指定するのが普通である。バイト・オペランドはビット0~7を占め、ワード・オペランドはビット0~15を占め、ロングワード・オペランドはビット0~31、すなわち、レジスタ全体を用いる。命令がソース・オペランドまたはデスティネーション・オペランドとしてデータ・レジスタを用いるときは、レジスタのそれぞれの部分だけが変わり、レジスタの上位ビットは変わらない。たとえばバイトを左に算術シフトする命令(ASL.B)*3では、次図のように、ビット0~7をシフトし、残りのビット8~31 はそのままで変わらない。

^{*1} 図 2.1 を参照のこと. コンディション・コード・レジスタはステータス・レジスタの下位 8 ビットである.

^{*2} 基本の長さは1ワードで、ロングワードはいわゆる倍長ワードである.

^{*3} アセンブラにおける記号



データ・レジスタを命令のソース・オペランドまたはデスティネーション・ オペランドとして用いるほかに、**インデックス・レジスタ**や**ループ・カウンタ** として使うこともできる.

68020では「クォードワード」を扱うこともできる. クォードワードの長さは64 ビットで、2つのロングワードの積と32 ビットの除数で割る被除数をストアする目的で、32 ビットの乗除算命令だけで用いられる. このため、任意のデータ・レジスタを2つまとめて使うが、どの2つを組み合わせてもよい. このとき、一方が上位(ビット32~63)、他方が下位(ビット0~31)になる.

68020 では、このほかに「ビット・フィールド」も扱える。すなわち、32個までの連続したビットを、バイト境界やワード境界やロングワード境界で限定せずにプログラムでアクセスすることができる。

アドレス・レジスタ

68Kには7個の汎用**アドレス・レジスタ** A O - A 6 がある. アドレッシング・モードによって、これらはオペランドのアドレス、オペランドに対するポインタのアドレス、ベース・アドレス、インデックスなどになる. アドレス・レジスタは 16 ビットまたは 32 ビットのデータをもてるが、アドレス・レジスタに対するバイト単位の直接のオペレーションはない.

ソース・オペランドとして直接に用いるときは、その直前に16ビットの値を符号拡張*1し(それより上位の部分は何の効果ももたず、命令による影響を受けない)、デスティネーション・オペランドとして直接に用いるときは、16ビットのソースを符号拡張し、32ビット全体をデスティネーション・アドレス・レジスタとする.

スタック

8番目のアドレス・レジスタA7は、スタック・ポインタとして用いられる. 前述のように、現在のモードに従って、プロセッサには2つのスタック・ポインタA7とA7′があり、A7をユーザ・スタック・ポインタ (USP)、A7′をシステム・スタック・ポインタ (SSP) という. どのスタック・ポインタを使っているかは、現在の実行モードによって知ることができる. なお後章に述べるように、68020には2種類のSSPがある.

スタックのプッシュ*2とプル*2を行うため、それぞれプリデクリメント/ポス


^{* 1} 最初にある符号ビットの値をその前に置いて、たとえば 16 ビットによる値を 32 ビットで表現することをいう. \$8123 は \$FFFF8123 に、\$4123 は \$00004123 となる.

^{*2} プッシュはスタックに押し込むことを、プルはスタックから引き出すことを指す. それに応じてスタックの高さが変わる. 押込み引出しともいう.

第2章 機能の概観

トインクリメント間接アドレッシング・モードを用い、メモリ・アドレスの高い方から低い方へとスタックを満たしていく。たとえばサブルーチンを呼び出すと、スタック・ポインタは減ってプログラム・カウンタの低位部をプッシュし、もう一度スタック・ポインタが減ってプログラム・カウンタの高位部をプッシュする*

サブルーチンから戻るときには、まずスタックからプログラム・カウンタの 高位部をプルして、スタック・ポインタを増やし、その後、プログラム・カウ ンタの低位部をプルして、もう一度スタック・ポインタを増やす。これらの動 作を次に図示する.



スタックはサブルーチンの呼出し処理や例外処理では必ず使われ、プログラム・カウンタの値をロングワードとしてプッシュ/プルするが、このときスタックは偶数 (ワード) に合わせなければならない. バイトをプッシュ/プルするときは、ワードの上位が使われ、下位は使われない. これはスタックの境界が偶数であるという要求と一致する.

プログラム ・カウンタ プログラム・カウンタは特殊な32ビット・レジスタで,次に実行されるべき 命令の中で先頭ワードの番地を示しているか,または命令をフェッチしている 間,命令の次のワードの番地を示している。命令は偶数アドレス境界に合わせ ねばならず,プログラム・カウンタの内容は常に偶数である。

コンディション ・コード

ユーザ・モードでは、ステータス・レジスタの下位バイト (**コンディション・コード・レジスタ、CCR** と略す) がアクセスされ、加減算やシフトなどのような命令の結果によって、各ビットの値が決まる.

「キャリー(C)」ビットは、加算による最上位ビットからの桁上げ(キャリー) や減算による最上位ビットの借り(ボロー)を示す.

^{* 16} ビットのメモリを使っているので、32 ビットのプログラム・カウンタを プッシュするには、2 度に分けて行う必要がある. サブルーチンの戻りでも 同じような注意が必要である.

「オーバフロー(V)」ビットは、算術演算後のオペランドの最上位ビットとその次のビットからのキャリーを排他的 OR した値である。オーバフロー・ビットがセットされていることは、オーバフローが生じ、指定されたオペランドの長さでは結果が表せないことを示している。

「ゼロ(Z)」ビットは、演算の結果がゼロであるとセットされ、ゼロでない場合はクリアされる.

「ネガティブ (N)」ビットは、符号つき演算の結果の最上位ビットの値に等しい。 これがセットされていると結果は負であり、 クリアされていれば結果は正または 0 である.

「拡張(X)」ビットは、倍精度算術演算で用いられ、これが命令の影響を受けるときはキャリー・ビットに等しい.

ユーザ・モード・レジスタを図2.1に示す.




図2.1 ユーザ・モード・レジスタ

システム・モード・レジスタ

ユーザ・モードで利用できるデータ・レジスタ、アドレス・レジスタ、コンディション・コード・レジスタに加えて、68Kファミリのどのプロセッサもスーパバイザ・モード用の複数個のレジスタをもっている。このスーパバイザ・レジスタの型や個数はそれぞれ異なるので、分けて述べることとする。特に断らぬ限り、下位モデルの特性は上位モデルにもあると考えてよい。

ے 68008 68008 68000 と 68008 は下位の製品であって、図2.2 に示すように、2つのスーパバイザ・モード・レジスタをもっている。 1つはスーパバイザ・スタック・ポインタ (A 7 ' または SSP) で、もう 1つはステータス・レジスタの上位バイトである。

スーパバイザ・スタック・ポインタは, ユーザ・スタック・ポインタのように32 ビット幅で,メモリに下向きにプッシュする. スタックの参照は,(偶数番地から)整列したワードでなければならない. プロセッサがスーパバイザ・モードであれば,自動的にスーパバイザ・スタック・ポインタが使われる. このときユーザ・スタック・ポインタは使えない.*

ステータス・レジスタのシステム・バイトは、コンディション・コード・レジスタと結合して16ビットのレジスタになっており、2つのフラグ・ビットと3ビットの割込みマスクを含む.

「スーパバイザ(S)」ビットは、プロセッサの実行モードを特定するもので、 セットしてあればスーパバイザ・モードであり、クリアしてあればユーザ・モードである。

「**トレース**(**T**)」**ビット**がセットしてあると、プロセッサは**トレース・モード**になり、命令を実行するたびに番号 9 のベクタを通して**トラップ**が発生する.




図2.2 スーパバイザ・モードで利用できるレジスタ (68000, 68008)

^{*} USP は別だからその中味は変わっていない.

このような**例外処理**については、第7章で述べる。トレース・モードでは命令を**シングル・ステップ・モード**で実行することがわかれば現在は十分である。これによって応用プログラムを1命令ごとに調べる**デバッグ用プログラム**が作れることになる。

68K プロセッサには、8レベルの優先度があり、そのどれでも動作する.外部デバイスは割込み要求ラインIPL0-IPL2を任意に組み合わせて信号をアサートし、プロセッサに割込みをかけることができる. この割込みレベルを表す2進数での値が、割込みをかけるデバイスの重要性を示している. システム・クロックのような高優先度のデバイスは、端末ドライバのような低優先度のデバイスよりも割込みレベルが高い. 最高は7(2進で111)、最低は0(2進で000)である.

ステータス・レジスタの**割込みマスク**は、プロセッサの現在の動作レベルを 決める.普通のユーザ・モードではレベル 0 と決められており、デバイス・ド ライバがもっと高いレベルで動作する.デバイスがプロセッサに割込みをか けたとき、このデバイスが IPL 0 - IPL 2 にアサートしたレベルを、割込みマ スクにある値と**内部ロジック**によって比較する.

もし**割込み要求**が高レベルの優先度をもっていれば、プロセッサは例外処理 を始める. そうでなければ、プロセッサ自身の優先度(割込みマスクにおける 値)が下がるまで割込み要求を一時的に無視する.

この割込みマスクは、割込みラインと結合して非常に有効な優先度による実行の方法を規定しており、遅い周辺機器が普通のプログラムの実行に割り込めることやタイム・センシティブ・デバイス(時間を読出しできるデバイス)が遅い周辺機器に順に割り込めることが確実になっている。

例外処理については、ここに述べた以外にも多くのことがある。第7章において、例外処理を行う際のプロセッサと周辺機器の動作をまとめて論ずる.

68010 68012

68010 と 68012 にはスーパバイザ・スタック・ポインタとステータス・レジスタのシステム・バイトに加えて、32 ビットの「ベクタ・ベース・レジスタ」と 2 つのオルタネート・ファンクション・コード・レジスタ (SFC と DFC) がある (次ページの図2.3).

68000 と 68008 にはともに固定した例外ベクタ・テーブルがある.このテーブルは 0 番地から始まり,システム・レベルのソフトウェアにより,例外処理ルーチンのアドレスをロードするのに使われる.プロセッサが例外状態になると,これらのアドレスを通して自動的にそちらに進む.例外処理の詳細は第7章で論じるが,現在は 68000 と 68008 のベクタ・テーブルが 0 番地から始まっているというハードウェア上の事実と,68010 の場合はベクタ・ベース・レジスタ (VBR) によってベクタ・テーブルのスタート・アドレスを定めるので,




図2.3 スーパバイザ・モードで利用できるレジスタ (68010, 68012)

そのためのソフトウェアを要するということだけを知っておけばよい.

すでに述べたように、68Kのチップ上には3つのファンクション・コードを出力するラインがあり、これらはプロセッサで現在進行しているアクセスの型をどんな周辺機器にも示している.標準としては、これらのモードがユーザ・プログラムのアクセス、ユーザ・データのアクセス、スーパバイザ・プログラムのアクセス、スーパバイザ・データのアクセス、割込みアクノリッジを示している(45ページの表5.2を参照).

68010のオルタネート・ファンクション・コード・レジスタ (SFC, DFC) により、システム・レベルのプログラムはそれぞれのファンクション・コード 出力を確定でき、(ステータス・レジスタに関する移動命令) MOVES でソースとデスティネーションをフェッチ/ストアしている間にこれが出力される.

68020 は他の 68K プロセッサにおいて論じられたスーパバイザ・レジスタを すべて用い, さらに 2 つのオンチップ命令キャッシュ・レジスタをもち, また ステータス・レジスタのスーパバイザ・バイトで 2 ビットを新たに用いている. これらを図2.4に示す.

キャッシュ・レジスタにより、オンチップ命令キャッシュがソフトウェアで行える. この命令キャッシュを使うと命令が非常に速くアクセスでき、ループになっている部分がこの中に含まれているとさらに高速で実行される. キャッシュ制御レジスタ (CACR) により命令キャッシュの制御とステータスがアクセスされ、キャッシュ・アドレス・レジスタ (CAAR) がキャッシュ制御ファンクションで必要なアドレスを保持する.

ステータス・レジスタの**トレース・ビット**は2つあってT0, T1という. 新しいものはT0で, T1は従来68Kで使われていたTである. この2ビッ




図2.4 スーパバイザ・モードで利用できるレジスタ (68020)

トにより、新しいトレース機能が追加された. これが 00 のときはトレースは行われない. 01 のとき、プログラムの流れが変わる所(ブランチやサブルーチンの呼出し) でのみトレース・トラップが立つ. 10 のときは 他の 68K のように各命令ごとにトラップが立つ. 11 は定義されていない.

68020 ではスーパバイザ・スタックを**割込みスタック・ポインタ** (**ISP**), マスタ・スタック・ポインタ (**MSP**) に分け, 負担を二分した. Sビットがセットされているとき, ステータス・レジスタのマスタ・ビット (**M**) がどちらを使うかを定める. Mビットがクリアされていればプロセッサは割込みスタック・ポインタを使うが, これは普通の 68K プロセッサと同じである. もしMビットがセットされていると, プロセッサはマスタ・スタック・ポインタを使う.

これによって、入出力のような非同期例外とオペレーティング・システムのユーザ・タスクからの呼出しを、オペレーティング・システムで区別して扱えるので、2つのスーパバイザ・スタック・ポインタはマルチ・タスク・システムでは有効である。ユーザ・タスクはトラップ(TRAP)命令による実行サービスを要求できるから、インターフェースが「もっときれい」になったことを意味する。マスタ・スタック・ポインタはユーザからのリクエストに応えるためにタスク関連情報と一時的なストレージを保持し、割込みスタック・ポインタは一般に実行中のタスクとは独立な非同期例外処理で直接に用いる。

メモリ構成

バイトによ る順序づけ

68Kファミリはメモリを**バイト,ワード,ロングワード**と分けてアクセスできる.アドレスはバイトの位置で定め、データが複数バイトを占める場合にはその先頭バイトの位置で定める.ワードの最下位バイトのアドレスはワードのアドレス+1であり、ロングワードの最下位バイトのアドレスはロングワードのアドレス+3である.バイト、ワード、ロングワードのメモリにおける**整列状態**を図2.5に示す.

アドレスづけ

68000, 68008, 68010, 68012 では, ワードとロングワード(と命令語)は偶数アドレスから始まる必要がある. これはデータ・バスの構造に由来するもので, もしワードやロングワードを奇数アドレスでアクセスしようとすると, プロセッサは第7章に述べるような例外処理を始める.

68020では奇数アドレスのワードのアクセスを調べ、この制限を除いている. もしそのようなワードが見つかると、そこで部分的に2~3回アクセスする. したがって実行上でオーバヘッドが生ずるので、できればワードをビット0が ゼロに等しい偶数境界に並べ、またロングワードをビット0と1がゼロに等し いロングワード境界に並べる方がよい.

実行効率を最大にするには 68020 でもデータをワード境界から始める方がよく、* これは 68K ファミリに共通している. 68020 ではシステム・スタックにロングワードをプッシュし、プルすることもできる. 最もうまく動作させるためには、ロングワード境界でスタックを位置づけるべきであろう.

仮想メモリと仮想マシン

68Kファミリのプロセッサは多くのメモリをアクセスできる. しかし多くの例においては, 実際に使える最大メモリをもつことは必ずしも経済的でない. 68010, 68012, 68020 のどれも「仮想メモリ」という技術をプログラムで用いることができるが, これはシステムが計算機としてもち得る以上の十分大きなアドレス空間をもっているかのように思わせる技術である.

仮想メモリ

システムが物理的にはもっていないメモリをアクセスしようとすれば、メモリ管理ユニットはバスエラー例外ベクタでトラップを立て、「ページ・フォールト」を知らせてくる。そこでオペレーティング・システムは誤りの原因をその点で調べ、ディスクのような補助記憶装置上にあるメモリをアクセスしようとしたことが原因であれば、オペレーティング・システムは物理的なメモリにディス

^{*} 命令は偶数バイトから始まることになっている.

		ビット・ 1 バイト=		L					
	7 6	5 4			0				
	$\overline{\Box}$	<u> </u>		<u> </u>	\prod				
		整数テ	ータ						
		1バイト=		h					
15 14 13 12	2 11 10	9 8	7	6 5	4	3	2	1	0
MSB	バイト0	LSB			バイ				
	バイト2				バイ	卜 3			
		1 ワード=	16ビッ	٢					
15 14 13 12	2 11 10			6 5	4	3	2	1	0
MSB			F 0						LSB
			ド1 ・ド2						
/100 M/L					奇数バ				
7 6 5 4	バイト	1 0	7				2	1	0
/ 0 5 -		' º 1ングワート			-		-		
15 14 13 12					4	3	2	1	0
MSB		ŀ	位						
— ロングワー	F 0 — — —	T	位						LSB
— — ロングワート	×1 — — —								
一 一 ロングワート	F 2 — — —								
		アドレ	ノス						
		アドレス=							•
15 14 13 12 MSB	2 11 10	9 8		6 5	4	3	2		0
ーーー アドレス	0 ———	————							LSB
— — - アドレス	1								
一一一 アドレス :	2 - — — —								
MSB =最上位ビット									
LSB=最下位ビット			: 4						
	2 桁の	10進数テ 2 進化10進数		バイト					
		9 8	7	6 5	4	3	2	1	0
15 14 13 12	2 11 10					_			
15 14 13 12 MSD BCD.0 BCD.4	BC	D.1 LSD		BCD.2 BCD.6			BCI		

図2.5 メモリにおけるデータ構成

第2章 機能の概観

クの必要ブロックを読み出す.

こうして必要なデータがメモリにあれば、オペレーティング・システムが制御をユーザ・プログラムに渡し、プロセッサは「命令継続」を用いて、割込み命令を完了する。この方法を用いれば、プロセッサは多くの場合、命令の実行中かも知れないフォールト・バス・サイクルでプログラムの実行を続けられる。命令継続を適当に行うため、プロセッサは例外命令の開始に先立って、プロセッサの内部情報をセーブしなければならない。68010、68012、68020ではこれをスタックにセーブし、例外からの復帰命令(RTE; return from exception instruction)を実行してプロセッサにこの情報を戻す。

仮想マシン

システム開発環境にあっては、たとえばシリアル通信ポートのようなシステムに実在しないデバイスをアクセスするプログラムを書かねばならないことがある。これは浮動小数点コプロセッサに関する命令のようなもので、プロセッサにない命令を実行したいとき、「仮想マシン」ならば未定義のメモリ・アドレス (誤ったデバイスのステータス・レジスタなど)をアクセスするための例外処理を利用できる。また命令セットにない命令を実行するように、プロセッサに教えるときも同様である。このときソフトウェアによる例外処理で、このようなデバイスや命令をエミュレートできる。

第3章

アドレッシング・モード

68Kファミリには18種類のアドレッシング・モードがあり、7つの基本的なタイプに分類されている。それらを次に示す*

- 1. レジスタ直接アドレッシング
 - a. データ・レジスタ直接
 - b. アドレス・レジスタ直接
- 2. レジスタ間接
 - a. アドレス・レジスタ間接
 - b. ポストインクリメントつきアドレス・レジスタ間接
 - c. プリデクリメントつきアドレス・レジスタ間接
 - d. ディスプレースメントつきアドレス・レジスタ間接
 - e. インデックスおよび8ビットまたはベース・ディスプレースメント つきアドレス・レジスタ間接[†]
- 3. メモリ間接
 - a. ポストインデックスつきメモリ間接[†]

^{*} 実は2のeを2種類として数えている.

- b. プリインデックスつきメモリ間接[†]
- 4. プログラム・カウンタ間接
 - a. 16 ビットディスプレースメントつき PC 間接
 - b. インデックスおよび8ビットディスプレースメントつき PC 間接 [†]
 - c. インデックスおよび 16-または 32-ビットディスプレースメントつき PC 間接 [†]
- 5. プログラム・カウンタ・メモリ間接
 - a. ポストインデックスつき PC メモリ間接 †
 - b. プリインデックスつき PC メモリ間接 †
- 6. 絶対アドレッシング
 - a. 絶対ショート
 - b. 絶対ロング
- 7. イミディエイト

†のついたモードは68020で拡張された機能かあるいは68020のみで使われているものである.詳細についてはこの章の後で論ずるので,それを読んでいただきたい.

アドレス・エンコード

68Kの命令は固有の方式でオペランド・アドレスをエンコードする. 最初のワードが命令を指定するが、オペランドのアドレスを含む場合も多い. それに続くワードがオペランドを指定している. この「延長」ワードは 68000 から68012 まででは 4 種類あるが、68020 ではさらに増えて 10 種類にのぼる. これは、アドレッシング・モードの追加によるものである.

実効アドレスはモードとレジスタを指定するフィールドによってエンコードされる.このフィールドはそれぞれ3ビットあり、命令語の最初のワードに含まれている.それに続く延長ワードは絶対アドレッシングではオペランド・アドレスであり、メモリ間接モードでは大変複雑なアドレッシング・フィールドを含んでいる.この複雑な延長フィールドがインデックスづけや間接指定およびディスプレースメントの表現やその大きさを示している.

表3.1には命令語と延長ワードに関するアドレッシング・モードのフィールドがまとめてあり、22ページの表3.2にはモード/レジスタの値とその定め方がまとめてある。また、22ページの表3.3にはインデックス抑制およびインデックスと間接の選び方がまとめてある。モード/レジスタの組み方およびインデックス・ビットと間接ビットの意味は、次に述べるアドレッシング・モードの説明で明らかになろう。

表 3.1 アドレッシング・モード・フィールド

15 14	1 13 12 11 10 9 8	7 6 5 4 3 2 1 0
	OP コード	モード レジスタ
	単一の実効	カアドレス形式
15 14	1 13 12 11 10 9 8	7 6 5 4 3 2 1 0
D/A イン	デックス・レジスタ W/L スケール 0	ディスプレースメント
	延長ワー	ドの簡易形式
D/A イン	デックス・レジズタ W/L スケール 1	
	ベース・ディスプレー	スメント (0, 1, 2ワード)
	外部ディスプレース	メント (0, 1, 2ワード)
	延長ワードの最	長形式 (68020のみ)
レジスタ	データ・レジスタまたは アドレス・レジスタ(表 3. 2参照)	I/IS インデックス/間接の選択 (68020のみ, 表3.3参照)
モード	アドレッシング・モード (表3.2参照)	BDの ベース・ディスプレースメントの大きさ 大きさ (68020のみ)
OP⊐-ド	命令と可能なモード/レジスタ 次のオペランドに対する 情報	00 保留 01 ディスプレースメントなし 10 ワード・ディスプレースメント 11 ロングワード・ディスプレースメント
ディスプレースメント	符号つき8ビット値	IS インデックス抑制 (68020のみ,表3.3参照)
スケール	インデックスのスケール 因子(68020のみ) 00 = 1倍 01 = 2倍 10 = 4倍 11 = 8倍	BS ベース抑制 (68020のみ) 0 評価後ベース・ レジスタ加算 1 ベース・レジスタ抑制
		W/L インデックス・レジスタの大きさ 0 符号拡張ワード 1 符号つきロングワード
		インデック データ・レジスタまたはアドレス・レジスタ ス・レジスタ (000 - 111)
		D/A インデックス・レジスタの型 0 データ・レジスタ 1 アドレス・レジスタ

第3章 アドレッシング・モード

表3.2 モード/レジスタ・エンコード

モード	レジスタ	アドレッシング操作
000	reg #	データ・レジスタ直接
001	reg #	アドレス・レジスタ直接
010	reg #	アドレス・レジスタ間接
011	reg #	ポストインクリメント・アドレス・レジスタ間接
100	reg #	プリデクリメント・アドレス・レジスタ間接
101	reg #	ディスプレースメントつきアドレス・レジスタ間接
110	reg #	インデックス・アドレス・レジスタ・メモリ間接*
111	000	絶対ショート
111	001	絶対ロング
111	010	ディスプレースメントつきプログラム・カウンタ間接
111	011	ディスプレースメントつきプログラム・カウンタ・メモリ間接*
111	100	イミディエイト・データ
111	101-111	予約済み
		*68020 のみ

表3.3 アドレッシング・モードのエンコード

IS	I/IS	アドレッシング操作
0	000	メモリ間接なしインデックス
0	001	外部ディスプレースメントのないプリインデックス間接
0	010	外部ディスプレースメント・ワードつきプリインデックス間接
0	011	外部ディスプレースメント・ロングワードつきプリインデックス間接
0	100	予約済み
0	101	外部ディスプレースメントのないポストインデックス間接
0	110	外部ディスプレースメント・ワードつきポストインデックス間接
0	111	外部ディスプレースメント・ロングワードつきポストインデックス間接
1	000	インデックスもメモリ間接もないもの
1	001	インデックスも外部ディスプレースメントもないメモリ間接
1	010	インデックスのない外部ディスプレースメント・ワードつきメモリ間接
1	011	インデックスのない外部ディスプレースメント・ロングワードつきメモリ間接
1	100-111	予約済み

アドレッシング・モード

データ・ データ・レジスタ直接モードでは、データ・レジスタの内容がオペランドに**レジスタ** なる.

直接

データ・レジスタ:

オペランド

アセンブラ記号:Dn (実効アドレス:Dn)

アドレス・

アドレス・レジスタ直接モードでは、アドレス・レジスタの内容がオペラン

レジスタ

ドになる.

直接

アドレス・レジスタ:

オペランド

アセンブラ記号:An (実効アドレス:An)

アドレス・

レジスタ

アドレス・レジスタ間接モードでは、アドレス・レジスタの内容がオペランドのアドレスになる(すなわちオペランドを「指示」している).

間接

アドレス・レジスタ:

メモリ・アドレス

オペランド

指定する

メモリ:

アセンブラ記号:An (実効アドレス:(An))

ポストインク リメントつき アドレス タ レジス 好 間接 ポストインクリメントつきアドレス・レジスタ間接モードでは,単純なアドレス・レジスタ間接と同じく,アドレス・レジスタの内容がオペランドのアドレスになる.ただし,このオペランドを用いた後で,アドレス・レジスタの内容にオペランドの長さが加えられる.すなわちバイトなら1,ワードなら2,ロングワードなら4をアドレス・レジスタの内容に加える.

注) アドレス・レジスタがスタック・ポインタでバイト単位の動作を行うときは、レジスタに2が加えられる. これはスタックの効率を大きくするためワードとして整列するからである.

アドレス・レジスタ:

オペランド オペランド

オペランドの大きさ(1, 2, 4):

メモリ:

アセンブラ記号:(An)+

(実効アドレス: (An), An←An+大きさ)

プリデク リント フレン アレン アレン スタ 間 関 プリデクリメントつきアドレス・レジスタ間接モードでは、単純なアドレス・レジスタ間接と同じく、アドレス・レジスタの内容がオペランドのアドレスになる. ただしオペランドを用いるに先立ち、アドレス・レジスタの内容からオペランドの長さが引かれる. すなわちバイトなら 1、ワードなら 2、ロングワードなら 4をアドレス・レジスタから引く.

注) アドレス・レジスタがスタック・ポインタでバイト単位の動作を行うときは、レジスタから2が引かれる. これはスタックの効率を大きくするためワードとして整列するからである.

アドレス・レジスタ:

オペランドの大きさ(1, 2, 4):

メモリ:

メモリ・アドレス オペランド

アセンブラ記号:-(An)

(実効アドレス: An←An-大きさ, (An))

ディスプレー スメントつき アドレス・ レジスタ 間接 ディスプレースメントつきアドレス・レジスタ間接モードでは、オペランドの内容はアドレス・レジスタの内容と 16 ビット・ディスプレースメントの値を加えたものになる。ディスプレースメントは負にもなれるように 32 ビットに符号つきで拡張する.

アドレス・レジスタ:

16ビット・ディスプレースメント:

メモリ:

アセンブラ記号: (d₁₆, An) (実効アドレス: (An)+d₁₆)


イおスメアレ接デーまスプンよプンドジ(8ィスた・レデびレトレスビスメはデークデーのスタップンベィススィスき・間トレトースメ

インデックスおよびディスプレースメントつき間接モードでは、オペランドの内容はアドレス・レジスタの内容とディスプレースメントおよびインデックス・レジスタにスケール因子を乗じたものの和になっている.

ベース・ディスプレースメントが8ビットか16ビットならば,それを32ビットに符号つきで拡張する.インデックス・レジスタ*の値は16ビットか32ビットだが,16ビットのときそれを32ビットに符号つきで拡張してから用いる.スケール因子は $2^{\circ}(=1)$, $2^{\circ}(=2)$, $2^{\circ}(=4)$, $2^{\circ}(=8)$ のいずれかで,このスケールのついたインデックスをサポートしているのは 68020 だけである.

ント)

^{*} データ・レジスタでもよいので Xi と書く. 以下同様. なお, これによってデータ・レジスタ間接もできる.



0550 20 March 46

68020:

(d₈, An, Xi. 大きさ*スケール)

(bd, An, Xi. 大きさ*スケール)


(実効アドレス: $(An) + (Xi) + d_8$, (An) + (Xi) + bd)

†大きさはバイトならB, ワードならW, ロングワードならLと書く.

ポストインデ ックスつき メモリ間接 68020 だけに使えるポストインデックスつきメモリ間接*モードでは、オペランドのアドレスは4つの値から定まる. それはアドレス・レジスタ、16 ビットまたは32 ビットのベース・ディスプレースメント、インデックス・レジスタの値とスケールの積および2番目の(外部)ディスプレースメントの内容である.

ベース・ディスプレースメントと外部ディスプレースメントの長さは16 ビットか32 ビットで、16 ビットならば32 ビットに符号つきで拡張してから用いる. インデックス・レジスタも同様で、必要に応じて加える前に符号つきで拡張する. この4つの値はオプションになっていて、省略してあれば0と仮定して実効アドレスを求めることになっている.


実効アドレスの計算においてはまず、アドレス・レジスタの値にベース・ディスプレースメントを加え、これを2番目の値のアドレスとして用いる。この2番目の値にインデックス・レジスタの値のスケール倍を加え、最後に外部ディスプレースメントを加えて、オペランドのアドレスが決まる。



^{*} これは実は二重間接である.


プリインデ ックスつき メモリ間接 68020 だけに使えるプリインデックスつきメモリ間接*モードでは、オペランドのアドレスは4つの値から定まる. それはアドレス・レジスタ、16 ビットまたは32 ビットのベース・ディスプレースメント、インデックス・レジスタの値とスケールの積および2番目の(外部)ディスプレースメントの内容である. ベース・ディスプレースメントと外部ディスプレースメントの長さは、16 ビットか32 ビットで、16 ビットならばそれを32 ビットに符号つきで拡張してから用いる. インデックス・レジスタも同様で、必要に応じて符号つきで拡張してから用いる. この4つの値はオプションになっていて、省略してあれば0と仮定して実効アドレスを求めることになっている.

実効アドレスの計算においてはまず、アドレス・レジスタの値にベース・ディスプレースメントおよびインデックス・レジスタの値のスケール倍を加え、これを2番目の値のアドレスとする。この2番目の値に外部ディスプレースメントを加えて、オペランドのアドレスが決まる。



アセンブラ記号:([bd, An, Xi. 大きさ*スケール], od) (実効アドレス:(bd+An+Xi. 大きさ*スケール)+od)


ディスプレー スメントつき PC 間接 ディスプレースメントつき PC 間接モードでは、プログラム・カウンタ PC の値と 16 ビット延長ワードを符号つきで拡張した値とを加えて実効アドレスを 生成する.



^{*} これも二重間接である.

インデックス およびディス プレースメン トつき PC 間接 インデックスおよびディスプレースメントつき PC 間接モードでは, プログラム・カウンタの値, 延長ワードの値, インデックス・レジスタの値 (68020 ではこれをスケール倍したもの) の和が実効アドレスになる.

この計算で、プログラム・カウンタの値は延長ワードのアドレスであり、ディスプレースメントが8ビット (68020のみ) や16ビットのときは、それを符号つきで拡張している。インデックス・レジスタの値も必要に応じて符号つきで拡張され、68020ではスケール倍される。



アセンブラ記号: (dn, PC, Xi. 大きさ)


)20: (d_n, PC, Xi. 大きさ*スケール)

(実効アドレス: (PC) + (Xi) + dn)

ポストインデッ クスつき PC メモリ間接

ポストインデックスつき PC メモリ間接*モードでは、4 つの値から実効アドレスを求める。まず PC とベース・ディスプレースメントの和をアドレスとし、それにインデックス・レジスタの値をスケール倍したものと外部ディスプレースメントの値を加えてオペランドのアドレスとする。


プログラム・カウンタ PC の値は、延長ワードのアドレスである。ベース・ディスプレースメントや外部ディスプレースメントのビット数は 16 か 32 であり、16 ビットならば符号つきで拡張してから用いる。インデックス・レジスタの値はバイト、ワード、ロングワードのどれでもよく、必要なら符号つきで拡張する。スケールの値は 1、2、4 または 8 である。オペランドのアドレスを計算するのに必要な成分はどれもオプションでよく、省略したときは 0 とみな



アセンブラ記号: ([bd, PC], Xi. 大きさ*スケール, od) (実効アドレス: (bd+PC)+Xi. 大きさ*スケール+od)


プリインデッ クスつき PC メモリ間接 プリインデックスつき PC メモリ間接*モードでは、4 つの値から実効アドレスを求める。まず PC とベース・ディスプレースメントとスケール倍したインデックス・レジスタを加えてアドレスとし、次にこのアドレスの表す値に外部ディスプレースメントを加えて、オペランドのアドレスとする。

プログラム・カウンタの値は、延長ワードのアドレスである. ベース・ディスプレースメントや外部ディスプレースメントのビット数は 16 か 32 であり、16 ビットならば符号つきで拡張してから用いる. インデックス・レジスタの値はバイト、ワード、ロングワードのどれでもよく、必要なら符号つきで拡張する. スケールの値は 1、2、4 または 8 である. オペランドのアドレスを計算するのに必要な成分はどれもオプションでよく、省略したときは 0 とみなされる.




アセンブラ記号:([bd, PC, Xi. 大きさ*スケール], od) (実効アドレス:(bd+PC+Xi. 大きさ*スケール)+od)

絶対ショート 絶対ショートモードでは、命令語に続く16ビットの延長ワードを符号つきで 拡張した値がオペランドのアドレスとなる.



絶対ロング 絶対ロングモードでは、命令語に続くロングワードがオペランドのアドレスとなる.



^{*} これも二重間接である.

(実効アドレス:xxxx)

アドレッシング・モード

イミディエ イミディエイト・データ・モードでは、オペランド自身が命令語に続いて イト・データ いる. オペランドの大きさによって、命令は1ワードか2ワードの延長ワード を必要する.

延長ワード:

オペランド

アセンブラ記号:#xxxx. 大きさ

第4章

命令セット

68Kには300を超える固有な命令がある.しかし、大半の命令は似ており、操作対象であるデータ・タイプや命令で用いるアドレッシング・モードなどが異なるだけである.実際に68Kで用意されている基本命令は55個から60個であり、その個数はそれぞれのプロセッサによって異なる.命令セットはその変化に一貫性があり、予想できるようになっているので、比較的勉強しやすい.

命令の基本的なフォーマットは、実際上でもアセンブラのニーモニックでも同じ形をしている。すなわち実際上は、どの命令の **OP コード**も 1 ワードであり、その中にアドレッシング・モードの一部が含まれている。アドレッシング・モードでは、ディスプレースメント、インデックス、間接などのオペランドを指定するために**延長ワード**が必要になり、命令ワード(OPコード+延長ワード)の長さは、そのモードによって1ワードから11ワードまでとさまざまである。

上向きの 互換性

Motorola 社は、68K ファミリのオブジェクト・コードのレベルで上向きの互換性を保つように配慮した.これは68000 のコードが68020 でも実行できることを意味する.ただしその逆は難しく、68020 のコードが68000 で実行できる

^{*} 原則として OP コードに 10 ビット用いている.

第4章 命令セット

とは限らない.この考え方には意味がある.というのは、上向きに移植すればパワーと速さの点で有効であり、下向きに移植すればコストの面で役に立つからである.

命令の要約

命令には10個の基本形式がある.

- データ転送
- 整数演算
- 論理演算
- ・シフトおよびローテイト
- ・ビット操作
- ビット・フィールド操作
- 2 進化 10 進数 (BCD) 操作
- プログラム制御
- システム制御
- マルチタスク/マルチプロセッサとの通信

入出力 (I/O^*) に関する命令はないことを注意しておく、68K ファミリではポートによる I/O ではなく「メモリ割当てによる I/O」を用いており、プロセッサは I/O デバイスとある記憶場所で情報を交換する。 プログラマやハードウェア・インターフェースのエンジニアにとっては、命令セットが単純になったといえよう。

データ転送

データ転送命令は、レジスタ同士、レジスタとメモリ、メモリ同士の間でデータを交換するもので、データの転送、アドレスの転送、レジスタのデータ交換、複数レジスタのロードとストア、スタック・フレームのリンクとアンリンクを行う。このデータ転送命令については、2つのことを注意しておきたい。一つは普通のPUSH/POP命令はなく、(A7)+、(A7)ーというオート・インクリメント、オート・デクリメントを伴うMOVE命令でスタック操作を行うことである。もう一つは、他のマイクロプロセッサとは異なり、ブロック転送命令を備えていないということである。しかしDBcc(コンディション・コードによるデクリメントと分岐)命令とオート・インクリメントまたはオート・デクリメント・アドレッシング・モードを組み合わせれば、高速ブロック転送を行うことができる。

^{*} Input/Output の略.

表 4.1 データ転送命令

ニーモニック	動作
EXG	レジスタ内容の交換
LEA	実効アドレスのロード
LINK	リンクとスタックの確保
MOVE	データの転送
MOVEA	アドレス・データの転送
MOVEC	制御コード・レジスタの転送
MOVEM	複数レジスタの転送
MOVEP	周辺装置との転送
MOVEQ	ショート・データの転送
MOVES	アドレス空間の転送
PEA	実効アドレスのプッシュ
UNLK	スタックの解放

68010 と 68012 では「ループ可能」命令を使ってブロック転送の速さを上げ、68020 では内部命令キャッシュを使ってもっと高速にできる.こういった概念はプログラマには分かりやすい.これらはこの章の最後で論ずる.**表4.1**にデータ転送命令を要約した.

整数演算

68Kには加算、減算、乗算、除算という4つの基本的な整数演算機能があり、その他、2整数の比較、整数をゼロにすること(クリア)、符号の反転、多倍長整数演算などができるようになっている。またアドレスやデータの加算、比較、減算もできる。アドレスに関する操作については16ビットと32ビットの値に制限されているが、データに関する操作については8ビットのものも含まれている。

乗除算については、符号つきと符号のないものがあり、必要に応じて使えばよい. どの 68K においても、16 ビット整数を掛け合わせて 32 ビットの積が得られ、32 ビット整数を 16 ビット整数で割って 16 ビットの商と 16 ビットの余りを得るようになっている。68020 では 32 ビット整数を掛け合わせて 64 ビットの積が得られ、64 ビット整数を 32 ビット整数で割って 32 ビットの商と余りが得られる。

次ページの表4.2に整数演算命令を要約した.

論理演算

68K における論理演算として、AND (論理積)、OR (論理和)、EOR (排他的論理和)、NOT (否定*1) がある。このほか、整数を 0 と比較し、コンディション・コード・レジスタを設定するテスト命令も論理演算に含める。Scc 命令はコンディション・コードを調べ、その結果に応じてメモリ・バイトをすべて 1 または 0 にセットする*2

^{*1 1}の補数をとる命令.

^{*2 16} 進でいえば FFか 00 になるということ.

表 4.2 整数演算命令

ニーモニック	動作
ADD	データ・レジスタとの加算
ADDA	アドレス・レジスタとの加算
ADDI	イミディエイト・データとの加算
ADDQ	イミディエイト・データ(1~8)との加算
ADDX	拡張ビット×を伴う加算
CLR	オペランドのクリア
CMP	データ・レジスタとのデータの比較
CMPA	アドレス・レジスタとのデータの比較
CMPI	イミディエイト・データとの比較
CMPM	メモリ間のデータの比較
CMP 2 *	ソースの上限/下限とレジスタの比較とコンディション・コードのセット
DIVS	符号つき除算
DIVU	符号なし除算
DIVSL*	符号つき(倍) ロングワード除算
DIVUL*	符号なし(倍) ロングワード除算
EXT	レジスタにおける符号拡張 レジスタにおけるバイトの符号拡張
MULS	符号つき乗算
MULU	符号なし乗算
NEG	反転
NEGX	拡張ビット×を伴う反転
SUBA SUBI SUBQ SUBX * 6802003	データ・レジスタの減算 アドレス・レジスタの減算 イミディエイト・データの減算 イミディエイト・データ(1~8)の減算 拡張ビットXを伴う減算

表4.3に論理演算命令を要約した.

シフトおよび ローテイト

68Kには(左右の)算術シフトと論理シフトおよび(左右の)拡張ビットの関係したローテイトと関係していないローテイトがある. **算術シフト**と論理シフトはセットされるコンディション・コードで異なっている. また右へ算術シフトすると最上位ビットが複製され,右へ論理シフトすると最上位ビットが0になる.

コンディション・コード・レジスタの拡張ビット X が関係しないローテイトでは、各ビットが単に左右に動き、一方の端が他方の端に回る. 拡張ビットが関係しているローテイトでは、この端のビットが拡張ビットに送り込まれ、拡張ビットの内容が他の端に送り込まれる*.

^{*} キャリーCと拡張ビットXが上記の意味で関係している. Cについては上に述べていないが、これは常識の範囲に含まれる.

表 4.3 論理演算命令

ニーモニック	動作
AND	データ・レジスタとの論理積
ANDI	イミディエイト・データとの論理積
EOR	データ・レジスタとの排他的論理和
EORI	イミディエイト・データとの排他的論理和
NOT	否定(1の補数を作る)
OR	データ・レジスタとの論理和
ORI	イミディエイト・データとの論理和
Scc	コンディション・コードのテストとセット
TST	オペランドのテストとコンディション・コードのセット

表4.4 シフトおよびローテイト命令

ニーモニック	動作
ASL	左方算術シフト
ASR	右方算術シフト
LSL	左方論理シフト
LSR	右方論理シフト
ROL	左方ローテイト
ROR	右方ローテイト
ROXL	拡張ビットXを伴った左方ローテイト
ROXR	拡張ビットXを伴った右方ローテイト
SWAP	上位ワードと下位ワードの交換

表4.5 ビット操作命令

ニーモニック	動作
BCHG	ビット反転
BCLR	ビットのクリア
BSET	ビットのセット
BTST	ビットのテスト (乙にのせる)

表4.4にシフトおよびローテイトに関する命令を要約した.

ビット操作

68Kにおけるビット処理命令として、各ビットのテスト、クリア、セット、 反転(論理における否定)がある。クリア、セット、反転の各命令はマルチタ スク・システムで有効である。というのは、リードとライトを一つの命令にま とめ、データ構造のアクセスがプログラムで制御できるからである。

これらの命令はしかし「不可分 (indivisible)」ではない。マルチプロセッサ・システムにおいて、現在実行中のプロセッサは、命令の実行中に次のプロセッサにバスを明け渡すので、プログラムは他のプロセッサのロックアウトに関係しない。不可分命令については、「マルチタスク/マルチプロセッサ命令」にある命令(表4.10)を参照すればよい。

表4.5にビット操作命令を要約した.

第4章 命令セット

ビット・ フィールド 操作 68020 には、1個のビットと同様に、一連のビット列からなる「フィールド」を処理する命令がある。これは32 ビット長までのフィールドに作用し、ビットの挿入や抽出、ビット列の判定、ビットのセットやクリアや反転が行える。

表4.6にビット・フィールド処理命令を要約した.

表4.6 ビット・フィールド処理命令

ニーモニック	動作
BFCHG* BFCLR* BFEXTS* BFEXTU* BFFFO* BFINS* BFSET* BFTST* * 680200 &	ビット・フィールドの反転 ビット・フィールドのクリア ビット・フィールドを符号拡張してデータ・レジスタへ転送 ビット・フィールドをそのままデータ・レジスタへ転送 ビット・フィールドで最初の1のビットを探す ビット・フィールドへの転送 ビット・フィールド全体をセット ビット・フィールドのテスト

2進化10進数 (BCD) 操作

68Kでは、整数と同様に**2進化10進数**(BCD)の加算、減算を行うことができる。68020ではこれらにパック BCD とアンパック BCD 間の変換命令が追加されている。

表4.7に BCD 処理命令を要約した.

表 4.7 2 進化 10 進数 (BCD) 処理命令

ニーモニック	動作
ABCD	BCD数の加算
NBCD	BCD数の補数の作成
PACK*	BCD 数のパック
SBCD	BCD数の減算
UNPK*	パックされたデータを BCD 数に戻す
*68020のみ	

プログラム 制御

プログラム制御命令には、プログラム中の他のポイントへの**条件つき分岐**命令と無条件分岐命令とがあり、絶対分岐(飛越し)と PC 相対分岐がある。また 68K にはスタックによるサブルーチン呼出しと帰還があり、68020 ではサブルーチンへのパラメータ渡しのために特定のスタック・フレームを認めた命令がある。表4.8にプログラム制御命令を要約した。

システム制御

システム制御命令は、プロセッサがスーパバイザ・モードにあるときのみ有効な特権命令、ユーザ・モードのプログラムをスーパバイザ・モードのプログ ラムにインターフェース*する命令、ステータス・レジスタのコンディション・

^{*} インターフェースは橋渡しするという意味である. すなわち, 必要なデータを送りあるいは確保し, ユーザ・モードからスーパバイザ・モードに移る.

表4.8 プログラム制御命令

ニーモニック	動作
Bcc	条件分岐
BRA	無条件分岐
BSR	サブルーチンへの分岐
CALLM*	モジュールの呼出し
DBcc	条件テスト, デクリメントと分岐
JMP	飛越し
JSR	サブルーチンへの飛越し
NOP	無効命令(無操作)
RTD**	帰還してスタック解放
RTE+	例外処理からの帰還
RTM*	モジュールからの帰還
RTR	コンディション・コード復元の上の帰還
RTS	サブルーチンからの帰還
+特権命令	
* 68020 のみ	
**68010-68020のみ	

コード・バイト部を操作する命令を含む.

表4.9にシステム制御命令を要約した.

マルチタスク マルチ マルチ プロセッサ

マルチタスク・システムやマルチプロセッサ・システムでは、1つのタスクやプロセッサがそれぞれ別のタスクやプロセッサをロックアウトできなければならない. これが行えなければ、あるプログラムを実行したとき、さらに他の

表4.9 システム制御命令

ニーモニック	動作
ANDI	イミディエイト・データとステータス・レジスタ/コ
	ンディション・コード・レジスタとの論理積
BKPT	ブレークポイントによるトラップ
CHK	データ・レジスタの境界値を調べ、大きすぎたらトラ
	ップ
CHK 2 *	レジスタの上下限を調べ、その中に入らなかったらト
	ラップ
EORI	ステータス・レジスタとイミディエイト・データの排
	他的論理和
ILLEGAL	不当命令によるトラップ
MOVE	ステータス・レジスタ/コンディション・コード・レ
	ジスタとの転送
MOVEC+	制御レジスタとの転送
MOVES+	アドレス空間との条件つき転送
RESET+	条件つきリセット・ラインのアサート
STOP +	プロセッサの条件つきストップ
TRAP	無条件トラップ, 例外処理の開始
TRAPcc*	条件つきトラップ
TRAPV	オーバフローによるトラップ
+特権命令	
★68020のみ	

ニーモニック	動作
CAS*	オペランドとの比較とスワップ
CAS 2 *	オペランドとの比較とスワップ
cpBcc*	コプロセッサの状態による分岐
cpDBcc*	コプロセッサの状態によるデクリメントと分岐
cpGEN*	コマンドのコプロセッサへの渡し
cpRESTORE*	コプロセッサの状態の復旧
cpSAVE*	コプロセッサの状態のセイブ
cpScc*	コプロセッサの状態のテストとセット
cpTRAPcc*	コプロセッサの状態によるトラップ
TAS	オペランドのテストとコンディション・コードのセット
★68020のみ	

表4.10 マルチタスク/マルチプロセッサ命令

プログラムをアクセスできるようにするには同じ記憶場所をアクセスしないようにすることが必要となるため、大規模なロジックが必要になろう. プロセッサ 68K には不可分な「リード・モディファイ・ライト」サイクルがあり、命令の実行中にバスを明け渡さないようになっている.

このほか、この命令群にはコプロセッサ・インターフェース命令がある. コプロセッサとしては浮動小数点ユニット、メモリ管理ユニット、I/O 制御ユニットなどがあり、68020 だけがコプロセッサをハードウェアでサポートしている. コプロセッサ・インターフェースの詳細については付録Bをみられたい.

表4.10にマルチタスク/マルチプロセッサに関する命令を要約した.

命令のプリフェッチとパイプライン/ループ/キャッシュ

パイプライン 68K ファミリに含まれるプロセッサには多様な「パイプライン」が実現されている. このパイプラインは命令のフェッチ(とその前の命令)の実行を同時に並行処理する. それは重なり合っているので、命令を順にフェッチしてから

実行するプロセッサと比べて,68K は命令の実行が速い.

68000, 68008, 68010, 68020 は2ワード命令をプリフェッチする. すなわち, 命令をフェッチしその解読が始まったとき, プロセッサは次のワードをメモリからフェッチする. こうして命令の実行が始まると, すでに2ワードがメモリからフェッチされており, プロセッサがその上のワードを用いているとき, 新しいワードがメモリからフェッチされる.

命令が分岐を起こすときは、(実際にはすでにプロセッサにストアしてある) この命令に続くワードは捨てられるということに注意する必要がある. しかし 普通に実行されていれば、プリフェッチによる速さの増加はこういった余計な

命令のプリフェッチとパイプライン/ループ/キャッシュ

フェッチによる損失よりもはるかに大きい.

68020も同様だが、3ワードのプリフェッチを用いる点が異なる.したがって3ワードの単一命令から連続した3つの1ワード命令までの同時並行操作ができる.

繰返し可能 な命令

68010 と 68012 ではパイプラインという考えがさらに改善されている. 実行に 先立ってプロセッサは 2 ワードをプリフェッチするが、Motorola 社はその一つ が DBcc (コンディション・コードによるデクリメントと分岐) であれば、これ らを「スマート」に処理するようにした. プロセッサがメモリから命令を繰り 返してフェッチしなくとも、ループ命令を実行できる場合もある.

DBcc はループ・カウンタ、分岐条件、分岐先を示すディスプレースメントという3つのオペランドをもつが、それが1ワード命令に続いており、この1ワード命令の後で分岐するような特殊な場合には、このループの内側の命令をメモリからフェッチする必要がない。

表4.11に繰返し可能な命令をまとめた.

表 4.11 繰返し可能な命令 (68010, 68012)

ABCD	CMPA	ROL	
ADD	EOR	ROR	
ADDA	LSL	ROXL	
ADDX	LSR	ROXR	
AND	MOVE	SBCD	
ASL	NBCD	SUB	
ASR	NEG	SUBA	
CLR	NEGX	SUBX	
CMP	NOT	TST	
	OR		

命令キャッシュ

68020 には、命令のパイプラインに加えて、チップ自身に付加された 256 バイトのキャッシュ・メモリがある。プロセッサはメモリから命令をフェッチしてはキャッシュにコピーする。そしてキャッシュにおけるトラック・アドレスを保持し、メモリからフェッチする前にキャッシュからフェッチする。

したがってメモリ・サイクルで命令のフェッチを待つ必要がないので、プロセッサの実行速度が上がる.マルチプロセッサ環境では、システム・バスを命令フェッチと結びつけないから、すべてのプロセッサで速くなる.

プロセッサは、オペランドをキャッシュにそのまま置いているのではないことを注意する. 同じくスーパバイザ・プログラムではキャッシュを禁止することができる. これは例外処理ルーチンでは有効である. それは、例外の時点において、ユーザ・プログラムはキャッシュによらずに実行できるからである.

第5章

信号の特徴

この章では、68Kファミリのプロセッサに必要な入出力信号について述べる. このファミリのプロセッサには、似ているところもあれば異なるところもある ので、分かりやすくするために、8ビットまたは16ビットのデータ・バスを用 いるもの (68000, 68008, 68010, 68012) を最初に述べ、次に 32 ビット・デー タ・バスをもつもの(68020)について述べよう.

68K チップを供給している Motorola 社およびその他の企業ではいろいろな パッケージを出しているので、ピンと信号の対応についてはここでは触れない. それについては付録Dを見られたい.

68000,68008,68010,68012における信号

図5.1から図5.4 (42~43ページ) が各16ビット・プロセッサにおける信号 を機能別にまとめたものである.

データ・バス

D0-D15 が双方向データ・バスである (68008 では D0-D7).

アドレス・

A1-A23 がアドレス出力バスである(68008 では A0-A19; 68012 では A1-A

バス 29 と A31). このパッケージで分かるように、68K は、Intel 社の8086、Zilog

第5章 信号の特徴




図5.1 68000における信号の機能図




図5.2 68008における信号の機能図




図5.3 68010における信号の機能図




図5.4 68012における信号の機能図

第5章 信号の特徴

社の Z8000, National Semiconductor 社の NS32000 などのポピュラーな他のプロセッサと異なり、アドレス・ラインとデータ・ラインを共用していない.

実は、68008は、最下位アドレス・ライン(A0)をもつ唯一つのプロセッサである。しかもそのデータ・バス幅が8ビットなので、一度に8ビット(1バイト)のデータしかアクセスしない。

データ・ データ・ストローブ信号 (\overline{DS}) は、68008 のデータ・バスが使用中であるこ**ストローブ** とを示す.

上位/下位 データ・ ストローブ 他のプロセッサは**上位データ・ストローブ** ($\overline{\text{UDS}}$) と**下位データ・ストローブ** ($\overline{\text{LDS}}$) を用い、データが 16 ビット・データ・バスの上位バイトか、下位バイトか、あるいは両方のバイトを使って転送しているかを決める. **表5.1**はデータ・バスに関して、 $\overline{\text{UDS}}$ と $\overline{\text{LDS}}$ の意味を定めたものである.

UDS	LDS	R/W	D8-D15	D0-D7	操作
ハイ	ハイ				
\Box $-$	ロー	ハイ	データ・ビット8-15	データ・ビット0-7	ワード・リード
ハイ	\Box $-$	ハイ		データ・ビット0-7	バイト・リード
\Box $-$	ハイ	ハイ	データ・ビット8-15		バイト・リード
ロー	ロー	ロー	データ・ビット8-15	データ・ビット0-7	ワード・ライト
ハイ	\Box $-$	\Box $-$	データ・ビット0-7	データ・ビット0-7	バイト・ライト
\Box $-$	ハイ	\Box $-$	データ・ビット8-15	データ・ビット8-15	バイト・ライト

表5.1 68000、68010、68012におけるUDS と LDS

有効なデータ入出力なし

偶数アドレスのバイト・データをアクセスするときは、プロセッサは $\overline{\text{UDS}}$ をアサートし、 $\overline{\text{LDS}}$ をネゲートする。そしてデータ・バスの第8-15 ビットでデータ転送が起こる。また奇数アドレスのバイトをアクセスするときは、プロセッサは $\overline{\text{LDS}}$ をアサートし、 $\overline{\text{UDS}}$ をネゲートする。そしてデータ・バスの第0-7 ビットでデータ転送が起こる。ワード全体をアクセスするには $\overline{\text{LDS}}$ と $\overline{\text{UDS}}$ をともにアサートすればよく、データ転送は 16 ビットのデータ・バス全体で起こる。

エンコードがこうなっているので、ワード・データのアクセスは偶数バイト 境界から起こるだけであることが分かる.

アドレス・ストローブ信号 (AS) は、ストローブ・プロセッサの出力で、アドレス・バスとデータ・ストローブがそこで有効なデータをもっていることを示している.

リード/ ライト **リード/ライト信号** (R/\overline{W}) は、データ・バスの転送方向がリード・サイクルかライト・サイクルのいずれであるかを決める。信号がハイならリードで、ロー

ならライトである.

データ転送 アクノリッジ

DTACK がデータ転送アクノリッジの入力信号である。メモリのような外部ロジックは、データ・バス上でデータを受け取った(ライトの場合)ことやデータ・バスに必要なデータを置いた(リードの場合)ことをプロセッサに知らせるため、DTACK をアサートしなければならない。必要なら、DTACK を受け取るまでプロセッサが「ウェイト状態」をそのサイクルに自動的に挿入する。したがって、いろいろな速さの周辺装置をアクセスすることができる。

ファンクショ ン・コード

FC0, FC1, FC2 がファンクション・コードの出力を示す. AS がアサート されているときだけ有効なこれらの出力は,表5.2に要約したように 68K が現在引き受けているバス動作のタイプと対応している.表からわかるように,ファンクション・コードの出力によって,メモリ・アクセスがデータ対プログラムとユーザ対スーパバイザというように分けられる. これは,68451 のようなメモリ管理ユニットによって保護メモリと非保護メモリのアクセスが制御できることを示している.

ファンクション・コードの5番目のエンコードが、「CPU空間」として定められている。前著68000と68008の解説書では、このコードを、「割込みアクノリッジ」とした。一般には割込みに対してアクノリッジを立てるため、リードやライトという普通命令の前に、プロセッサはCPU空間を周辺装置との通信に用いる(次の割込み信号の項を参照)。

FC2	FC1	FC0	マシン・サイクルのタイプ
0	0	0	
0	0	1	ユーザ・データ・メモリのアクセス
0	1	0	ユーザ・プログラム・メモリのアクセス
0	1	1	The state of the s
1	0	0	
1	0	1	スーパバイザ・データ・メモリのアクセス
1	1	0	スーパバイザ・プログラム・メモリのアクセス
1	1	1	CPU空間(割込みアクノリッジ)

表5.2 ファンクション・コードの要点

予備, 現在のところ未定義

第5章 信号の特徴

割込み信号

周辺装置がプロセッサに、たとえば、新しいワード・データを送るため、割込みをかけたとき、周辺装置は割込みレベル・ライン $\overline{IPL0}$ 、 $\overline{IPL1}$ 、 $\overline{IPL2}$ をいくつかアサートする.この3つの入力は要求した**割込みレベル**を2進数で表現している*1

ステータス・レジスタには3ビットの**割込みマスク***²があることを前に述べたが、それは例外処理の開始に必要な割込みレベルを定めている。割込みを始めるにあたり、周辺装置はその優先度レベルを割込みライン上にアサートする。割込みマスクがこのレベルを受け取るように設定されたら、ファンクション・コード・ラインによって割込みに応答する。例外処理についてはさらに第7章で論じよう。

68008では $\overline{IPL0}$ と $\overline{IPL2}$ を1つの信号にまとめているので,プロセッサの割込みレベルは0, 2, 5, 7に制限される *3

バス・エラー

BERR はバス・エラー入力信号である。この信号がアサートされると、68Kは例外処理シーケンスを始める。 \overline{BERR} の目的は、外部デバイスがリード/ライト動作にうまく応答できない(すなわち \overline{DTACK} をアサートしない)ことをプロセッサに知らせることである。また、保護メモリへの書込みなどの不正なアクセスをメモリ管理ユニット(MMU)に要求したときにも、 \overline{BERR} が用いられる.*4

前者の場合には、システムは \overline{BERR} 信号を生成する外部ハードウェアを現在もたねばならず、後者の場合には、 \overline{BERR} 入力ラインを普通は MMU のページ・フォールト・ラインまたはそれと同等なものと結合する.

68010 や 68012 は仮想メモリ・プロセッサなので、そこでの \overline{BERR} は少しようすが違う。これに関する情報は第 7 章で詳しく述べよう。

プロセッサ ・ホールト

HALT にはいろいろな機能がある. 入出力信号であり、単独でも働き、また他の信号とともに働くこともある. 入力信号として単独にアサートされたときは、プロセッサをインアクティブ状態にし、それは HALT 信号がネゲートされるまで続く.

また HALT は、たとえばダブル・バス・フォールトなどによって、プロセ

^{*} 1 IPL0, IPL1, IPL2 がそれぞれ第 1 位, 第 2 位, 第 3 位 の 2 進数になっている.

^{*2} IO, I1, I2を指す.

^{*4} 現在実行中のバス・サイクルで問題が起こったことを、プロセッサに知らせるための信号が \overline{BERR} である。アサートの原因としては、デバイスの応答がないか、割込みベクタ番号を取り込めないか、メモリ管理ユニットに対する不正なアクセス要求があったかなどの原因があげられる。

ッサが例外処理を中止したことを示す出力信号としても機能する.このとき外部ロジックはこの状態を知ることができる.

 \overline{HALT} と \overline{BERR} を一緒に用いることもできる。 \overline{HALT} が \overline{BERR} とともにアサートされると、プロセッサは直前のサイクル*1を再実行する。

リセット \overline{HALT} と同じく \overline{RESET} も双方向信号である. プロセッサが \overline{RESET} 命令を実行すると、 \overline{RESET} がアサートされる. これはまた \overline{HALT} と共用して入力信号にもなり、両者がアサートされると 68K は初期化される(リセット・ベクタによるトラップを含む).

クロック プロセッサはタイミング信号を必要としており、クロック入力信号 CLK がこれを給供する.

バス・アービ トレーション 信号 バス・アービトレーション信号としてバス・リクエスト(\overline{BR}),バス・グラント(\overline{BG}),バス・グラント・アクノリッジ(\overline{BGACK}) がある $*^2$ これらの信号をシステムで用い, \overline{DMA} コントローラなど他のデバイスはバス制御が必要なバス・マスタとして機能できるようになる.外部デバイスは \overline{BR} 信号をアサートしてシステム・バスのアクセスを求める.このとき現在のバス・サイクルの完了後に 68K はバスを解放する.

プロセッサは \overline{BG} 信号を出力し、現在のサイクルの最後においてバスが利用できるようになったことを外部デバイスに知らせる。そこで \overline{BGACK} 信号をアサートして、68K がバスを解放したことをデバイスが認め、その使用がすむまでデバイスは \overline{BGACK} を保持する。ただし、68008 はこの \overline{BGACK} 信号をもっていない。

このほかにもバスの進行制御におけるハンドシェイクがいろいろあるが、その詳細は第6章で述べることとする.

6800 ファミリ の信号 Motorola 社の初期のマイクロプロセッサ 6800 シリーズは 68K とは遠い関係にあるので、同社では 68K に 3 種類のバス信号を用意し、それによってシステム設計者が 6800 の周辺チップを広く利用してシステムを設計できるようにした。この 3 種類の信号がイネーブル信号(E)、有効周辺アドレス信号(\overline{VPA})、有効メモリ・アドレス信号(\overline{VMA})である。

68Kと異なり、6800は**同期式バス・インターフェース**を用いている。これは システムにおけるデータ転送が**クロック信号**と同期しているという意味である。

^{*1} バス・エラーを生じたバス・サイクルの意.

^{*2} \overline{BR} は CPU の現在のバス・サイクルの終わった時点でバス制御を解放し、バス・マスタを移す.

 $[\]overline{\text{BGACK}}$ はバス・マスタになったことを示すもので、 $\overline{\text{BG}}$ を受信し、 $\overline{\text{AS}}$ と $\overline{\text{DTACK}}$ がインアクティブで他のデバイスがバス・マスタになっていないとき使える.

第5章 信号の特徴

このクロックとして、68K の出力するE信号を用いる。Eの周波数は68K に入力されるクロック周波数の1/10で、Eの周期はCLK 周期の10 倍である。Eは6CLK サイクルの間ローになり、4CLK サイクルの間ハイになる。

6800 ファミリのデバイスは,6800 タイプのデータ転送を 68K に要求していることを知らせるため, \overline{VPA} 信号を用いる.システムはデバイス・アドレスを定めるために外部ロジックを用意する必要があり,このロジックが \overline{VPA} 信号をアサートしなければならない.

68K が \overline{VPA} 信号を受けるとデータ転送のタイミングが変わり、E信号と同期する. そこでプロセッサは \overline{VMA} 信号をアサートし、データ転送が始まる.

68008 には \overline{VMA} がなく、 \overline{VMA} 信号は外部ロジックがアサートする.

6800 ファミリの周辺装置とのインターフェースについては**付録B**でもっと詳しく述べる.

68020の信号

68020にはさらに進んだ特徴があり、入出力信号についても追加変更が加えられている。68020の信号を見ると、信号名や機能などでその他の68Kと類似している点もあるが、データ・バスとアドレス・バスが完全な32ビット幅をも




図5.5 68020における信号の機能図

ち、6800ファミリのことが考えられていない点が大きく違っている.

図5.5に68020の機能信号群を示す. 付録Dには信号とピンの関係をまとめた.

データ・バス データ・バスは双方向で 32 ビットの幅があり (D0-D31), バス・サイズを動的に扱える. すなわち, データ・バスを自由に用いて, 1バイト, 2バイト, 3バイト, 4バイトのデータを送ることができる. それについては第6章で述べる.

アドレス・バスは、完全な 32 ビット幅をもっている (A0-A31). A0 がある バス ことに注意されたい. つまり 68000 や 68010 などには A0 がなかったことを 確認して欲しい. この大きなアドレス・バスにより、4 ギガバイトの強力なアドレス空間ができる.

転送サイズ データ転送におけるデータ・バスの幅を制御する方法として、転送サイズ信号 SIZ0、SIZ1がある. これらはデータ転送の際のバイト数を定めるのに使う. 第6章でサイズ信号の使い方とデータ転送の詳細を述べる.

リード/ 68020 も他の 68K と同じく,周辺装置との非同期式インターフェースを操作 **ライト** するために,多数のバス制御信号を用いている.**リード/ライト信号** (R/\overline{W}) はその 1つで,データ転送の向きを示し,このラインには真の状態が 2 つある. 真のハイはリードを意味し,真のローはライトを示す.

データ・ データ・ストローブ (DS) 信号は、データ・バスが使われているかどうかを ストローブ 示す. リード・サイクルでアサートされていれば、周辺装置がデータ・バスをロードしていることを示す. ライト・サイクルでアサートされていれば、周辺装置 がバス上にデータをラッチしていることを示す.

アドレス・ アドレス・ストローブ (AS) は出力信号で、プロセッサが有効なファンクション・コード、アドレス情報、サイズ、リード/ライトの状態に関する情報をそれぞれのライン上に配置したことを示す.

ファンクション・コード信号 (FC0, FC1, FC2) により現在のプロセッサン・コード の状態と必要なアドレス空間とを同一視できる。FC0-FC2を表5.2に示したように組み合わせると、データ領域かプログラム領域か、ユーザ・アドレス空間かスーパバイザ・アドレス空間かがわかる。

その5番目の組み合わせが「CPU 空間」である. 4つのサブタイプがこの CPU 空間に含まれており、その中にブレークポイント・アクノリッジ、モジュールに関する命令、コプロセッサとの通信、割込みアクノリッジがある. プロセッサは、アドレス・バスを用いてこれらのモードを区別するとともに、 周辺装置へもっと詳しい情報を送る. 次ページの図5.6に CPU 空間のアドレス・バスのエンコードを示した.

スーパバイザ・ルーチンでは、MOVES命令を用いて、ソースおよびデス ティネーション・ファンクション・コード・レジスタ (SFC, DFC) にファン




図5.6 CPU空間のアドレス・バスのエンコード

クション・コードを設定することにより、特定のアドレス空間を要求することができる.

データ転送と サイズ・ アクノリッジ

これらの入力信号(DSACK0,DSACK1)は,データ転送の完了をプロセッサに示すものである。リード・サイクルでは,これは周辺装置がデータ・バス上にデータを置き,プロセッサがそれをラッチしたことを意味する。 ライト・サイクルでは,これは周辺装置がデータを読み込み,プロセッサがデータを出し続けている *1 ことを意味する。第6章ではプロセッサと周辺装置のハンドシェイクに関する情報と ACK ラインが 1本ではなく 2本ある理由について述べる。

サイクル・ スタート

プロセッサと周辺装置の間の通信をもっとうまく制御するため、68020 はサイクル・スタート出力信号を 2 つもっている。プロセッサは外部サイクル・スタート信号 (\overline{ECS}) を各バス・サイクルの最初の 1/2 クロックだけアサートする。オペランド・サイクル・スタート信号 (\overline{OCS}) の機能も、オペランド転送の最初のバス・サイクルでのみプロセッサがアサートする点を除けば同様である $*^2$

リード-モディファイ-ライト信号

この出力信号(\overline{RMC})によりバスが外部制御からロックアウトされたことが分かる。68020 の命令でこの信号が有効なものは TAS (テスト・アンド・セット) 命令と CAS, CAS2 (コンペア・アンド・スワップ) 命令に限る。このバスロック能力によりマルチプロセッサ・システムにおけるデータ完全性が確実になった。

データ・ バッファ・ イネーブル データ・バッファ・イネーブル出力信号(\overline{DBEN})がデータ転送における外部データ・バッファを可能にした.これにより外部バッファ・コンテンション*3 がどうであろうと R/\overline{W} 信号を変更できる.

^{*1 68}K はライト動作中はデータを出し続ける.

^{*2} これは三相出力信号で、タイミングも ECS と同じである.

^{*3} コンテンションはライン制御の方法で、複数端末が同時に接続されている状態で、バッファの待ち行列を使ってバッファを管理することを指す.

キャッシュ・ ディスエーブル キャッシュ・ディスエーブル入力信号(CDIS)により、オンチップ命令キャッシュが使えなくなる。

割込み要求

68020 には7種の割込みレベルがある.割込み要求入力ライン (IPLO, IPL1, IPL2) が周辺装置からプロセッサへの割込み要求を示し、この要求を受けた後で、プロセッサはステータス・レジスタにおける割込み優先度マスクとこのラインを比較する.割込み処理についてはさらに第7章で述べる.

割込み保留

割込み保留出力信号(IPEND)は、プロセッサが、IPLO-IPL2をコード化し、ステータス・レジスタの割込みマスクにストアしたレベルより高い割込みレベルを受け取ったか、またはマスク不能割込みを受け取ったことを示している。

オートベクタ

プロセッサが割込み信号に応答すると、割込みを要求したデバイスは**ベクタ・テーブル**の入口を示したベクタ番号を復元する。そしてプロセッサはそれぞれの割込みルーチンを見つけることができる。また 68020 ではオートベクタ入力ライン(\overline{AVEC})による「オートベクタリング」ができる。

 $\overline{\text{AVEC}}$ がアサートされると、ベクタを特定してデバイスを待つよりも、ベクタ・テーブルのオートベクタ* を利用してプロセッサを誘導する.以前の68K プロセッサはオートベクタリング機能を要求するため $\overline{\text{VPA}}$ を用いた.第7章 でさらにオートベクタリングについて述べる.

バス・エラー

BERR がバス・エラー入力信号である。この信号がアサートされると、68020 は例外処理シーケンスに入る。BERR の目的は、外部デバイスがリード/ライト動作に応答しなかったこと(すなわち、 $\overline{DSACK0}$ と $\overline{DSACK1}$ がアサートされなかったこと)を、プロセッサに知らせることである。このほか、 \overline{BERR} はプロセッサが保護メモリをアクセスしようとしたことをメモリ管理ユニット (MMU) に知らせるためにも使われる。

前の場合には \overline{BERR} を生成するため、システムはそのための外部ハードウェアを提示しなければならない。後者の場合には、 \overline{BERR} 入力ラインは、 \overline{MMU} のページ・フォールト・ライン、またはそれと同等なものに結合されるのが普通である。

プロセッサ ・ホールト

HALT 信号はいろいろな機能を実行する. それは入力信号でもあり、出力信号でもあり、またそれだけでも動作し、他のラインと共同でも動作する.

入力ラインとして単独にアサートされた場合は、 \overline{HALT} 信号がネゲートされるまでプロセッサをインアクティブ状態にする.

HALT はまたプロセッサに命令実行を中止させる出力信号としても機能する. たとえば、ダブル・バス・フォールトがそうである。外部ロジックはそのとき、

^{*} ベクタ番号では25から31で、レベルは1から7にわたる.

第5章 信号の特徴

この状態を知ることができる.

HALT と BERR を一諸に使うこともできる. 同時に HALT と BERR をアサートすると、プロセッサは直前のバス・サイクルをもう一度実行する.

リセット RESET は HALT と同じく双方向信号である。プロセッサが RESET 命令 を実行すると、このラインをアサートする。RESET はまた入力ラインとして も機能し、アサートされているときは、リセット・ベクタを経由して 68020 でトラップを引き起こす。

クロック プロセッサが機能するためには、タイミング信号が必要である. これをクロック入力信号 CLK で示す.

バス・アービ \overline{BR} (バス・リクエスト), \overline{BG} (バス・グラント), \overline{BGACK} (バス・グラントレーション \overline{F} ト・アクノリッジ)がバス・アービトレーション信号である。これらの信号は, \overline{F} DMA コントローラのような他のデバイスが,バスの制御を必要とするバス・マスタとして機能するシステムで使用される。外部デバイスは \overline{F} 信号をアサートすることによって,システム・バスへのアクセスを要求する。この後,実行中のバス・サイクルの完了を待って, \overline{F} 68020 はバスを解放する。

プロセッサは \overline{BG} 信号を出力して、バスが現在のサイクルの終わりに使用可能になることを要求デバイスに知らせる.そこで \overline{BGACK} 信号のアサートにより、68020 がバスを放棄することをデバイスに応答する.デバイスはこのバス・アクセスがすむまで \overline{BGACK} を保持している.

バスの使用において、もっと多くの**ハンドシェイキング**が行われていることを注意する.これについては第6章で詳細を述べよう.

タイミングとバスの動作

68Kの基本的タイミングは非常に単純であり、命令の実行は内部サイクルとバス・アクセス・サイクルを組み合わせて構成されている。本章では、マイクロプロセッサ・システムにおけるデータの入力、出力、転送で必要なバス・アクセス・サイクルについて述べる。

どの 68K プロセッサも、その外部にあるデータを「**非同期**」**転送**を用いて転送する。これには、データ転送を調整するために、プロセッサと周辺*が「ハンドシェイク」・ラインを使用するという意味がある。非同期転送を使用して、いるいろな速さの周辺とプロセッサの間でデータ転送が行える。たとえば、メモリも周辺の一種なので、高価格の高速メモリをキャッシュに用い、それよりも遅い低価格の大容量 RAM を一般メモリに用いた 68K システムも多い。

プロセッサには、リードおよびライトという基本操作がある。周辺がデータ・バス上にデータを置くときリードといい、周辺がデータ・バスからデータを受け取るときライトという。記憶場所(メモリ・ロケーション)の間でのデータ転送は MOVE 命令で処理できるが、一般にはプロセッサのレジスタがデータ

^{*} 周辺とはメモリや I/O デバイスをいう.

第6章 タイミングとバスの動作

を送受信するもとになっている*

前章と同じく、68K の信号について述べる場合は、プロセッサを8 ビットまたは 16 ビットのデータ・バスをもつもの(68000、68008、68010、68012)ともたないもの(68020)とに分けることができる.これには、おもな理由が2つある.すなわち、68020 では動的バス幅設定(dynamic bus sizing)とオペランドの不当整列(misalignment of operand)が認められているからである.

以下において、リード/ライトの基本タイミングを分けて述べ、それに続いてホールトとストップ、システムのリセット、バス・アービトレーションなどの共通機構をまとめる.

68000-68012におけるタイミングとバスの動作

リード・ ワードリード動作のタイミングを図6.1に示す. 以下の説明では、各クロッタイミング ク・ピリオドを2つの状態(ステート; state)に分け、Snのように書くこと




図6.1 ワード・リードのタイミング (68000, 68010, 68012)

^{*} I/O デバイスとのデータ転送でも,一般に MOVE 命令を使う.

とする. サイクルの前半ではnは偶数で、後半では奇数である.

ワード・リード・サイクルの状態 0 (S0) では,アドレス・バスとデータ・バスが高インピーダンス状態にある。68K はこの時点ではシステム・バスを用いていない。S1 の始めに,周辺の位置に関するアドレス情報がアドレス・バス上に出力され,ファンクション・コード(FC0-FC2)が有効なプロセッサ・サイクルのステータス情報を示す。S2 の始めに**アドレス・ストローブ**(\overline{AS})がアサートされ,外部ロジックではそれを使ってアドレス・バス上の現在の情報をラッチすることができる。

同時に、**上位データ・ストローブ** ($\overline{\text{UDS}}$) と**下位データ・ストローブ** ($\overline{\text{LDS}}$) がアサートされ *1 16 ビット・ワードの上位バイトと下位バイトをどれでも選ぶことができる.この信号は実際にはデータの「ストローブ」ではなく、厳密には 16 ビット・ワードの上位バイトや下位バイトの一方または両方を選ぶメモリ選択信号と考えるべきである. R/\overline{W} は通常はアサートされており、この出力はリード・サイクル中は変わらない.

さて、68K はデータ・バス上にデータを出力するため、アドレス指定周辺*2を待つ。周辺の準備が完了したら、68K にデータ・アクノリッジ信号(\overline{DTACK})を送らなければならない。68K は \overline{DTACK} を S5 まで待機しているが、 \overline{DTACK} が提示されないと、プロセッサは「 $\overline{\textbf{ウェイト状態}}$ 」(SW)をタイミング・サイクル中に自動的に挿入する。

周辺が DTACK をアサートすると、リード・サイクルが S5 から再開される. S6 の終わりに、信号 \overline{AS} 、 \overline{UDS} 、 \overline{LDS} がネゲートされ、プロセッサはデータをデータ・バスから内部レジスタにラッチする。外部デバイスは、このネゲートを、プロセッサがデータを受け取ってしまったので、データをバスから取り去ってもよいという意味の信号として、使うことができる。システム内の信号の歪みを許容するため、68K は、アドレス情報とファンクション・コード情報を、S7 の終わりまで維持する。

68K がデータ・バスからデータを取り込んだことを、 \overline{AS} 、 \overline{UDS} または \overline{LDS} のネゲートで外部デバイスが感知すると、次のバス・サイクルの開始を妨げないようにするため、周辺はすぐに \overline{DTACK} をネゲートしなければならない.

ウェイト状態

図6.1に示したとおり、リード動作でのウェイト状態は、S4とS5の間に挿入される. 周辺が $\overline{\text{DTACK}}$ をアサートするまでのウェイト状態では、68Kは有効なアドレス出力を維持し、 $\overline{\text{AS}}$ 、 $\overline{\text{UDS}}$ 、 $\overline{\text{LDS}}$ をアサートし続ける. 68Kの動

 $m{*}\ 1$ 68008 では $\overline{\rm DS}$ にまとめられている.ここではバイト・データがおもである.

^{*}2 メモリ・マップを使った I/O なので、周辺にはアドレスが割り当てられている。




図6.2 バイト・リードのタイミング (68000, 68010, 68012)

作がすべてクロックに基づき, 1クロック・サイクルには2つの状態があるので, ウェイト状態は偶数個挿入される.

バイト・リード ・タイミング

バイト・リード動作のタイミングを、図6.2に示す。図に示すように、68K は偶数データ・バイトを読んでから奇数データ・バイトを読む。これから分かるように、このタイミングと図6.1に示したワード・リードのタイミングを比べると、 \overline{UDS} か \overline{LDS} の一方だけがアサートされ、データ・バスを8 本だけ使っている点で、異なっているだけである。偶数アドレスにおけるバイト・リードでは、 \overline{UDS} がアサートされデータをD8-D15に置く。奇数アドレスにおけるバイト・リードでは、UDS がアサートされデータをD0-D7 に置く*

68008 での リード・ タイミング 68008はデータ・ストローブ (\overline{DS}) を 1本しかもたず, データ・バスも 8本 (D0-D7) だけである. これらを除けば, 68008 はバイト・リードに関して, 他 のプロセッサと同様に機能する. 図6.3に 68008 のリード・サイクルを示した.

^{*} 図6.2で68K がいつも2バイトを続けて読むものと速断してはならない. ここでは、両方のタイミングを説明するために、2つのリード動作を続けて示したに過ぎない.




図6.3 ワードとバイトのリード・タイミング (68008)

タイミング

ライト・ ワード・ライト動作のタイミングを次ページの図6.4に示す。リード動作の場 合と同じく、メモリやI/O デバイスなどの周辺アドレスが適当なファンクショ ン・コードとともに S1 で出力される. 68K がその前のサイクルでデータ・バ スを使っていた場合は、プロセッサはすべてのデータ出力を高インピーダンス 状態に戻し、そのあとライト・サイクルであることを示すために、アドレス・ ストローブ (AS) をアサートし、リード/ライト信号 (R/W) にロー・パルスを 出力する.

> すなわち、ここでもアドレスのラッチにASを用いることができ、68Kのデ ータ・バス上にデータが置かれる状態を, R/W 信号が周辺に示している. S3 の始めにおいて、68Kがデータ・バス上にデータを出力するまでは、信号がそ れ以上変わることはない.上位および下位データ・ストローブ信号(UDS, LDS)*は、S4の始めにアサートされる. ライト動作ではこれら2つの信号が データ・バス上のデータの有効性を示しているので, 真を示すストローブ信号 としてこれらを使うことができる.

ウェイト状態

周辺はデータ転送アクノリッジ信号(DTACK)をアサートしてデータ・スト

^{* 68008} では信号 DS.




図6.4 ワード・ライトのタイミング (68000, 68010, 68012)

ローブに答えなければならない。S7の始めまでにそうしておけば,プロセッサは何の支障もなく,この状態を継続する。 \overline{DTACK} が S7 の始めまでに真になっていなければ,68K はライト・サイクル中にウェイト状態を自動的に挿入するが,このサイクル中への挿入が異なった時点*で起こることを除けば,この機能はリード・サイクルの場合と同様である。

68K の場合は、ライト動作中は、データを D0-D15 に出力している。アドレス・ストローブ (\overline{AS}) とデータ・ストローブ (\overline{LDS} , \overline{UDS}) は、S9 の始めにネゲートされ、 R/\overline{W} 信号は S9 の終わりでハイとセットされる。この時点でアドレス・バスとデータ・バスとファンクション・コードの出力はすべて高インピーダンス状態に戻り、システム・バスが他でも使えるようになる。周辺はアドレス・ストローブ信号やデータ・ストローブ信号のネゲートを検出した後に、 \overline{DTACK} 信号をネゲートしなければならない。これによって、次のバス・

^{*} 時点とはリード・サイクルでは S5 のとき, ライト・サイクルでは S7 のときである.




図6.5 バイト・ライトのタイミング (68000, 68010, 68012)

サイクルを支障なく確実に実行できることが保証される.

バイト・ライト・タイミング

バイト・ライトのタイミングを**図6.5**に示す. ワード・ライトのタイミングとの違いは,バイト書込みに際して, $\overline{\text{UDS}}$ か $\overline{\text{LDS}}$ のいずれかがアサートされることだけである.

68008 での ライト・ タイミング 68008 において、バイト・ライトは、他のプロセッサと同様に機能するが、データ・ストローブ(\overline{DS})が 1本だけであり、データ・バスが 8本(D0-D7)しかない点が異なる、次ページの**図6**. **6**に 68008 のライト・サイクルを示す.

リード -モディファイ - ライト・ タイミング 68Kのもっているリード・モディファイ・ライト・サイクルは、マイクロプロセッサでは珍しい機能である。68Kでは、TAS(テストセット)命令を実行する際のみこのサイクルを用いる。この命令は1バイトのデータを読み、その内容に応じてコンディション・コードをセットし、次にバイトの第7ビットをセットし、それをメモリ内に書き戻す。

TAS 命令には、マルチプロセッサ・システムにおけるマイクロプロセッサ間の「安全な」通信を確保しようとする意図がある。リード・モディファイ・ライト・サイクルには、バスで接続している他の強力なマスタのバス要求でも割り込めない。したがって、TAS 命令の実行中にこの命令でアクセスされたデータを他のバス・マスタでアクセスすることはできない。




図6.6 ワードとバイトのライト・タイミング (68008)




図6.7 リード-モディファイ-ライトのタイミング (68000-68012)

図6.7にリード - モディファイ - ライト・サイクルのタイミングを示す.

68020のタイミングとバスの動作

この章の最初に述べたように、68020におけるタイミングとバス動作は、動的バス幅設定とオペランドの不当整列という点で、前に述べたプロセッサとは異なっている。また、68020にはCPU空間に関する精妙な動作とプロセッサをシステム・バスに接続する新しい信号がある。

リードもライトもバス幅とアドレス整列に影響されるから、始めに動的バス幅設定とオペランドの不当整列について述べる。これらの概念が分かれば、後半におけるリード/ライトが分かりやすくなるであろう。

プロセッサは動的バス幅設定を用いて、1、2、4バイト幅の任意サイズをもつ周辺と1、2、3、4バイトの任意幅での転送をすることができる。この動的バス幅設定は、オペランドの不当整列を許容する上で重要な役割りを演ずる。今までの68Kプロセッサではワードおよびロングワード・オペランドを偶数アドレスから始める必要があったが、68020では偶数、奇数を問わずどのアドレスからでも任意幅のオペランドでアクセスできる。

これはオペランドの取出しだけに応用できることに注意されたい. 効率をよくする都合上,68020の命令語は偶数アドレス境界から配置するように定められており,奇数アドレスで命令をアクセスしようとすると,アドレス・エラー・ベクタをアクセスして例外処理を始める.

使用できる 制御ライン

3種のバス・ラインがあって、プロセッサのデータ・バスにおけるデータ転送を効率のよいものにしている。それは転送幅ライン(SIZ0と SIZ1)、データ転送幅アクノリッジライン($\overline{DSACK0}$ と $\overline{DSACK1}$)、2本の下位アドレス・ライン($\overline{A0}$ と $\overline{A1}$)である。

SIZ0と SIZ1は、プロセッサの転送しようとするバイトを示す. 表6.1にバイト数の解釈を示した.

 $\overline{DSACK0}$, $\overline{DSACK1}$ は、周辺のデータ経路の幅を示す、プロセッサから転送の要求が出た後、転送サイクルの始めの時点で、そのアドレスに対応して、

SIZ0	SIZ1	バイト数
0	1	1
1	0	2
1	1	3
0	0	4

表6.1 SIZ0/SIZ1のエンコード

第6章 タイミングとバスの動作

周辺は一度に扱えるバイト数をプロセッサに知らせる必要がある. **表6.2**に $\overline{\text{DSACK0}}$ と $\overline{\text{DSACK1}}$ がポート幅をどう解釈するかを示した.

表6.2 DSACK0/DSACK1のエンコード

DSACK0	DSACK1	意味
Н	Н	ポートがレディでない(ウェイト状態の挿入)
Н	L	8 ビット・ポート・レディ
L	Н	16ビット・ポート・レディ
L	L	32ビット・ポート・レディ

 $(H: \Lambda f, L: D-)$

A1とA0はデータ転送の整列状態を示す. その状態によって, 転送の境界がロングワードかワードかバイトになる. 表6.3にA0, A1の可能な状態を示した.

表6.3 A0-A1のエンコード

A0	A1	ロングワード境界からのオフセット
0	0	+0バイト (ロングワード,ワード境界)
0	1	+1バイト
1	0	+2バイト (ワード境界)
1	1	+3バイト

転送されるバイトの整列状態と個数によって、プロセッサの用いる転送サイクルの個数は1から4になる。これを1バイト、2バイト、3バイト、4バイトと分ける。転送をするにあたって、プロセッサはポート幅に従い、データ・バスを一部または全部用いる。たとえば、奇数アドレスでロングワードを転送するには、そのアドレスに従って、1バイト/2バイト/1バイト、または1バイト/3バイトという形をとる必要がある。

バス幅と整列の複雑さを理解するには、A0/A1と $\overline{DSACK0}/\overline{DSACK1}$ で示されるアドレスの整列状況とポート幅に対して、SIZ0/SIZ1で示される転送における残留バイト数を考えるのが最も便利である。転送バイトを区別するための記号を図6.8に示す。




図6.8 バイト名に関する規約

表 6.4	各ポー	トに対す	るデー	9.	バスの使	用
-------	-----	------	-----	----	------	---

			データ・バスの使用部			
転 送 幅	A1	A0	D31-D24	D23-D16	D15-D8	D7-D0
1 バイト	0	0	BWL	_	_	_
(SIZ1/SIZ0=01)	0	1	В	WL		_
	1	0	BW	_	L	_
	1	1	В	W	_	L
2 バイト	0	0	BWL	WL	_	_
(SIZ1/SIZ0=10)	0	1	В	WL	L	_
	1	0	BW	W	L	L
	1	1	В	W	_	L
3 バイト	0	0	BWL	WL	L	_
(SIZ1/SIZ0=11)	0	1	В	WL	L	L
	1	0	BW	W	L	L
	1	1	В	W	_	L
4 バイト	0	0	BWL	WL	L	L
(SIZ1/SIZ0=00)	0	1	В	WL	L	Ĺ
	1	0	BW	W	L	L
.53	1	1	В	W	_	L

 $(B=8 \ E'y \ h \cdot r' - h)$, $W=16 \ E'y \ h \cdot r' - h$, $L=32 \ E'y \ h \cdot r' - h$)

プレクサ

データ・バス・ こういった各種の状態でのデータ転送を容易にするため、プロセッサは、デ **マルチ** ータ・バス・マルチプレクサを利用する. マルチプレクサによるデータ・バス の使い方は、転送幅とアドレス整列に関係し、転送されるバイトに応じて異なっ ている.表6.4に4種類の転送幅に対するデータ・バスのデータ位置をまとめた. 表6.5に示すように、データ・バスのどの部分でもデータをもてる.これは 大切なことなので、特にここに書いておくこととした. ただし、外部ロジック には余計なデータを無視する方法がある.

表6.5 外部データ・バスとマルチプレクサ

			データ・バス上にアサートされるデータ				
転 送 幅	A1	AO	D31-D24	D23-D16	D15-D8	D7-D0	
1 バイト (SIZ1/SIZ0=01)	×	X	OP3	OP3	OP3	OP3	
2 バイト(SIZ1/SIZ0=10)	X	0	OP2 OP2	OP3 OP2	OP2 OP3	OP3 OP2	
3 バイト(SIZ1/SIZ0=11)	0 0 1 1	0 1 0 1	OP1 OP1 OP1	OP2 OP1 OP2 OP1	OP3 OP2 OP1 OP1	OP1 OP3 OP2 OP1	
4 バイト (SIZ1/SIZ=00)	0 0 1 1	0 1 0 1	OP0 OP0 OP0 OP0	OP1 OP0 OP1 OP0	OP2 OP1 OP0 OP1	OP3 OP2 OP1 OP0	

(X:何でもよい)

第6章 タイミングとバスの動作

バス上のデータ転送は次の3ステップで処理される.

- 1. プロセッサがアドレスとデータ幅に関する情報をアサートし、周辺は 1 サイクルで全データを転送するものと、最初は仮定する. ライトの場合は、表6.4に示したように、データ・バスをロードする. リードの場合は、データ・バス上でデータを求めるが、それを知らせるため周辺でウェイトをかける.
- 2. 周辺はできる範囲でなるべく広くデータ・バスをロードするかまたは受け付けてから $\overline{\rm DSACK0}/\overline{\rm DSACK1}$ をそれに応じてセットする.
- 3. プロセッサは転送されたバイト数を SIZ0 と SIZ1 から減じ, A0 と A1 に加える. もしバイトが転送されないで残っていれば, このステップを繰り返す.

整列/ データ幅 に関する例

データ転送の例を示す. 最初は32ビットの周辺をロングワード境界で用いるロングワード転送の例で,次のように1サイクルでやれる(A1/A0=00).

```
転送 A1 A0 SIZ1 SIZ0 D31-D24 D23-D16 D15-D8 D7-D0 第1回 0 0 0 0 OP0 OP1 OP2 OP3
```

次は、32 ビットの周辺を奇数アドレスで用いるロングワード転送の例である. データ転送は次のように2サイクルを要する.

```
転送 A1 A0 SIZ1 SIZ0 D31-D24 D23-D16 D15-D8 D7-D0 第1回 0 1 0 0 — OP0 OP1 OP2 第2回 0 0 1 OP3 — — —
```

次も 32 ビットの周辺を奇数アドレスで用いるロングワード転送の別の例である (A1/A0=11). データ転送は 2 サイクルを要する.

```
転送 A1 A0 SIZ1 SIZ0 D31-D24 D23-D16 D15-D8 D7-D0 第1回 1 1 0 0 - - OP0 第2回 0 0 1 1 OP1 OP2 OP3 -
```

第4番目の例として、16 ビットの周辺を偶数アドレスで用いるロングワード 転送を示す (A1/A0=10). データ転送は2 サイクルを要する.

```
転送 A1 A0 SIZ1 SIZ0 D31-D24 D23-D16 D15-D8 D7-D0 第1回 1 0 0 0 OP0 OP1 - - - 第2回 0 0 1 0 OP2 OP3 - -
```

次は8ビットの周辺をロングワード境界で用いるロングワード転送の例である (A1/A0=00). データ転送は4サイクルを要する.

```
送
     A1
        A0 SIZ1 SIZ0
転
                    D31 - D24 D23 - D16 D15 - D8 D7 - D0
第1回
      0 0
             0
                 0
                      OP0
第2回
      0 1 1
               1
                      OP1
第3回
     1 0 1
                 0
                      OP2
第 4 回
     1 1
             0
                      OP3
```

第6番目の例に、16ビットの周辺を奇数アドレスで用いるワード転送を示す (A1/A0=01). データ転送は2サイクルを要する*

最後は32 ビットの周辺を奇数アドレスで用いるワード転送の例である (A1/A0=01). データ転送は1 サイクルでできる.

これらの例からわかるように、表6.4を用いて考えれば、データ転送は非常に単純である。32 ビットの周辺を用いる転送が最も効率的なことは明らかであろう。さらに、ロングワード転送はアドレスがロングワード境界となっているとき (A1/A0=00)、最も効率的である。

リード・サイクルのタイミング

データ幅と整列に関する知識を基として、リード・サイクルのタイミングを 見ることが必要である.

1 サイクルの ロングワード ・ リー ド 32 ビット・ポートがロングワードを読み取るにあたり,プロセッサは次の信号を使って読取りを始める.プロセッサは R/\overline{W} をリード (ハイ) とセットし,適当なファンクション・コードを出力し,所定のアドレスをアドレス・バスから出力し,転送幅信号 SIZ0,SIZ1をそれぞれセットする.プロセッサはサイクル・スタート信号(\overline{OCS} と \overline{ECS}),アドレス・ストローブ(\overline{AS}),データ・ストローブ(\overline{DS}),データ・バッファ・イネーブル・ライン(\overline{DBEN})をアサートする.

周辺がアドレスおよびデータ・ストローブを感知すると、アドレス・バスの

^{*} この例を後ほど不当整列データのリードとライトで用いる.




図6.9 ロングワード・リードのタイミング (32ビット・ポート)

アドレスをデコードし、データ・バスにそれぞれのデータを置き、 $\overline{DSACK0}$ と $\overline{DSACK1}$ を両方アサートする。こうして 4 バイト全部がデータ・バスにのったことが示される。

プロセッサが S2 の終わりまでに $\overline{DSACK0}/\overline{DSACK1}$ を感知しなければ、自動的にウェイト状態をサイクル中に挿入する。もし感知すれば、データ・バスからデータをラッチし、 \overline{DS} , \overline{AS} , \overline{DBEN} をネゲートするので、周辺はデータ・バスの使用を止め、信号 $\overline{DSACK0}$ と $\overline{DSACK1}$ をともにネゲートする。こうして、プロセッサは次のサイクルに進む。 $\mathbf{26.9}$ にこの動作のタイミングを示した。

32 ビット・ポートによるバイトとワードのリード機能も同様であるが、A0/A1 および SIZ0/SIZ1の状態が異なる. 次ページの図6.10にそれを示した.

前述したように、ロングワード境界にないデータのアクセスは、データ・バスの多重化と多重サイクルの使用可能性を含んでいた。表6.4に示したように、プロセッサはデータ・バス上に分割したデータをロードし待機している。多重サイクルのアクセスは、次にあげる2点を別として、単一サイクルのアクセスと同様である。

- ① プロセッサは \overline{OCS} 信号を 1 度だけアサートし、 \overline{ECS} 信号を各フェッチ の始めにアサートする.
- ② SIZ0/SIZ1とA1/A0は、残されたオペランド部のデータ幅とアドレスを示すため、各アクセス間に変わる.

奇数アドレスにおける 16 ビット・ポートのワード・リードのタイミングを69ページの図6.11に示す. これは前述の第6例(65ページ)に相当する.




図6.10 ワード・リード、バイト・リードのタイミング (32ビット・ポート)




図6.11 不当整列ワード・リードのタイミング (16ビット・ポート)

ライト・サイクルのタイミング

1 サイクルの ロングワード ・ ライ ト 32 ビット・ポートにロングワードを書き込むにあたり、プロセッサは次の信号を使って書込みを始める.

- ① プロセッサは R/W を ライト(ロー)とセットし、適当なファンクション・コードを出力し、アドレス・バスから所定のアドレスを出力し、転送幅信号 SIZ0、SIZ1 を それぞれセットする.
- ② プロセッサはサイクル・スタート信号(\overline{OCS} と \overline{ECS})とアドレス・ストローブ(\overline{AS})をアサートし、データをデータ・バスに出力し、データ・バッファ・イネーブル・ライン(\overline{DBEN})をアサートする.

周辺がアドレス・ストローブを感知したら、 $\overline{DSACK0}/\overline{DSACK1}$ によってデータ幅をプロセッサに示す。周辺が応答しなければ、 \overline{DSACK} のいずれか一方または両方がアサートされるか、外部ロジックがバス・エラー(\overline{BERR})を出すまで、プロセッサが自動的にウェイト状態を挿入する。プロセッサが \overline{DS} $\overline{ACK0}/\overline{DSACK1}$ 信号を受け取ると、データ・ストローブ(\overline{DS})をアサートし、周辺がデータをラッチしなければならない。

こうしてプロセッサは \overline{DS} , \overline{AS} , \overline{DBEN} をネゲートし, データ・バスから データを除く. 周辺がこれを感知したとき, $\overline{DSACK0}$ と $\overline{DSACK1}$ をともにネゲートし, プロセッサは次のサイクルを始める. 図6.12にロングワード・ライトのタイミングを示した.




図6.12 ロングワード・ライトのタイミング (32ビット・ポート)

第6章 タイミングとバスの動作

バイトと ワードの ライト バイトとワードの 32 ビット・ポートによるライトも同様であるが、上位アドレス・ライン (A0 と A1) とデータ幅信号 (SIZ0 と SIZ1) の状態が異なる. 図6.13に 32 ビット・ポートによるロングワード境界からのワードおよびバイト

についてライトのタイミングを示した.

不当整列 データの ライト

前述したように、ロングワード境界にないデータのアクセスは、データ・バスの多重化と多重サイクルの使用可能性を含んでいた。表6.4に示したように、プロセッサはデータ・バス上に分割したデータをロードして待っている。多重サイクルのアクセスは、次の点を別として、単一サイクルのアクセスと同様である。

- ① プロセッサは \overline{OCS} 信号を 1 度だけアサートし、 \overline{ECS} 信号を各フェッチ の始めにアサートする.
- ② SIZ0/SIZ1/A0は、残されたオペランド部のデータ幅とアドレスを示す ため、各アクセス間に変わる.

奇数アドレスにおける16ビット・ポートのワード・ライトのタイミングを74ページの図6.14に示す. これは前の第6例(65ページ)に相当する.

リード -モディファイ - ライト・ タイミング 以前の 68K と同じく,68020 にも不可分なリード・モディファイ・ライト・サイクルがある.その目的は,アクセスの開始から完了までにおいて,オペランドが不意に変わることはないと保証することである.マルチプロセッサ・システムでは,制御プロセッサがオペランドを調べ(変更し)ている間に,可能なバス・マスタがバス要求 \overline{BR} によってそこへ割り込めるので,これは大変有効である.

以前の68K プロセッサはリード - モディファイ - ライト・サイクルを行うための命令として、TAS (テストとセット)命令しかもっていなかったが、68020ではそこへ比較とスワップ (CAS, CAS2)命令を2つ加えた.

TAS 命令はバイト・オペランドで機能するが、CAS (CAS2) 命令はどんなオペランドでも動作する* これらはアドレスやポート幅に従って4バイトまでのデータで動作するので、動作完了までに多くのバス・サイクルが必要である. 命令実行中はバスがプロセッサを支配しているから、バス選択応答に影響する. 理念的には、CAS 命令や CAS2 命令でアクセスされるセマフォーは、すべてロングワード境界にある. TAS 命令はバイト・データをアクセスするだけなので、ここでは使えない.

75 ページの**図6.15**に 32 ビット・ポートに対する CAS 命令のタイミングを示した.

^{*} バイト、ワード、ロングワードで動作する.




図6.13 ワード・ライト, バイト・ライトのタイミング (32ビット・ポート)




図6.14 不当整列ワード・ライトのタイミング (16ビット・ポート)




図6.15 リード-モディファイ-ライトのタイミング (CAS 命令, 32ビット・ポート)

68Kファミリに共通な特性

今までは68020 とそれ以前の68Kを分けて、リード/ライトのタイミングを みてきたが、これからは68K全体に共通なバス動作を取り扱うこととする.

リセット動作

ハードウェア ・リセット 68K プロセッサには非同期のリセット入力がある。68000, 68008, 68010, 68012 では, \overline{RESET} 信号と \overline{HALT} 信号を,最低 100 ミリ秒間アサートすると,プロセッサがリセットされる。68020 でも同様だが,ここでは \overline{RESET} 信号だけをアサートすればよい。信号をネゲートすると,プロセッサは次のように動作する。

- 1. 68K はベクタ・テーブルにある最初のロングワード (オフセット0) を読み取り,システム・スタック・ポインタ (SSP) にロードする. また次のロングワード (オフセット4) をプログラム・カウンタ (PC) にロードする.
- 2. 68K はステータス・レジスタ (SR) にある割込みマスクをすべて1にセットする. これはノン・マスカブル割込み (non-maskable interrupt) 信号だけがプロセッサに割り込めるという意味である. ステータス・レジスタのスーパバイザ・ビット (S) がセットされて, スーパバイザ・モードで動作するようになり, トレース・ビット (T) はクリアされる. 68010, 68012, 68020 ではベクタ・ベース・レジスタ (VBR) がアドレス 000000000 にセットされる. 68020 では、命令キャッシュが使用禁止になり, ステータス・レジスタのマスタ・ビット (M) がクリアされる.
- 3. 68K はプログラム・カウンタにロードされた新しいアドレスからプログラムの実行を始める.

汎用のデータおよびアドレス・レジスタの値はシステム・リセットによって すべて不定となる.

ソフトウェア・ リ セッ ト

リセット信号は双方向性である. 68K がリセット命令を実行すると, 124 クロック・サイクル (68020 では 512 クロック・サイクル) だけ RESET ラインがアサートされる. この命令はプロセッサの内部状態には少しも影響せず, レジスタの内容も変わらない. この「ソフトウェア・リセット」により, RESET バス・ラインと接続されたすべての周辺装置をリセットする命令がプロセッサから発せられる.

ホールト状態

強制ホールト

68KはHALT ラインを外部からアサートして、「ホールト」状態にすること ができる. 現在のバス・サイクルの完了後, アドレス・バス, データ・バス, ファンクション・コードは高インピーダンス状態になり、ホールト信号がネゲ ートされるまでプロセッサは実行をストップする. プロセッサは外部ロジック に対するホールトの肯定応答を出さない.

プロセッサがホールト状態にあると命令は実行しないが、バス・アービトレ ーション回路は機能している.しかし68Kはバスを使っていないので.外部バ ス要求はすぐに使用を許可される. バス・アービトレーションについては本章 で後ほど論ずる.

シングル・ ステップ・

モード **E HALT**

多くの命令の実行では、命令やオペランドをフェッチするため、複数個のバ ス・サイクルが必要である. プロセッサはバス・サイクルの完了後に HALT 入 力に応答するので、2命令の中間または単一命令の途中でホールト・シーケン スが起こり得る. したがって、動作をシングル・ステップ・モードで実行する ように HALT 入力を用いることができる*プロセッサはその状態を示さないか ら、これは主としてハードウェア・デバッグを行ったことになる、命令単位の シングル・ステップ・モードの実行は、ステータス・レジスタにあるトレース・ ビット(T)を用いたトレース機能により行うことができる.次章でソフトウェ ア・トレースについて述べよう.

HALT 出力信号

HALT 信号は双方向性である. 68Kで、(バス・エラー例外ベクタをフェッチ しようとしてバス・エラーを起こす)ダブル・バス・フォールトが発生すると、 プロセッサはホールト状態に入り、HALT 信号をアサートして重大な障害が生 じたことをプロセッサに知らせる. プロセッサを再スタートさせる唯一の方法 は、ハードウェア・リセット動作によることである.

ストップ状態

ストップ状態は、プロセッサが本質的には何もしないという点ではホールト 状態に似ている. 特権命令である STOP を実行すると、ストップ命令に続く イミディエイト・データをステータス・レジスタにロードし、プログラム・ カウンタに次の命令のアドレスをロードしてから、ストップ状態に入る.

ホールト状態と異なり、プロセッサは状態を示す特別な信号を出力しない. ホールト状態は障害を意味し、リセットによってのみ再スタートするが、割込

^{* 1}命令ずつの実行という意味ではなく、バス・サイクル単位という意味で ある.

みの生成のように、ストップ状態は例外条件が生ずると終了する.

バス・サイクルの再実行

すでに述べたように、 \overline{BERR} のアサートで示されるシステム・バス・エラーに対し、68K は 2 つの方法で応答できる。第 7 章で論ずるが、1 つは例外処理を行うことであり、他はバス・エラーを起こしたバス・サイクルを再実行してみることである。 \overline{BERR} だけがアサートされていれば、例外処理が始まる。しかし、 \overline{BERR} 信号が \overline{HALT} 信号を伴っていれば、68K はこれをバス・サイクルを再実行するための要求と認める。

この場合 68K は実行中であったサイクルを完了させるように動作し、ホールト状態に入る。アドレス・バス、データ・バス、ファンクション・コードはすべて高インピーダンス状態になり、 \overline{BERR} と \overline{HALT} がともにネゲートされるまでプロセッサはホールト状態を続ける。 $\overline{68K}$ が単独の \overline{BERR} 信号をソフトウェアで処理すべき別のバス・エラーと解釈しないようにするため、 \overline{HALT} がネゲートされる少なくとも 1 クロック・サイクル前に、 \overline{BERR} をネゲートしなければならない。

HALT がネゲートされると、68K は再実行の要求を受けたとき実行中であったサイクルを繰り返す。すなわち、直前のバス・サイクルで用いたのと同じアドレス、データ、ファンクション・コードに関する情報を使って、再実行を行う。

再実行の成功

期待した時間内に DTACK を受けると、再実行サイクルがうまく完了したことが分かる。もちろん、いつもこうなるとは限らない。バス・サイクルを再実行しようとしてまたバス・エラーを起こす場合もある。外部ロジックは、 \overline{BERR} と \overline{HALT} を組み合わせて用いることにより、サイクルの無制限再実行を要求することができる。しかし、 \overline{BERR} を単独でアサートして、バス・エラーの処理にソフトウェアによる例外処理を用いれば、バス・エラーが 2 回続く場合、「ダブル・バス・フォールト」は重大なエラーとして扱われ、68K は自動的にホールト状態に入り、リセットするまでその状態を続ける。

68K がリード・モディファイ・ライト・サイクルを実行しているとき、バス・エラーを起こすと、そのサイクルは再実行できない。これは、リード・モディファイ・ライト・サイクルは TAS (テストとセット) 命令を実行している間だけ行われているからである。この命令の本質は、実行サイクル全体の完全性を要求したもので、バス・サイクルのどこでも再実行されれば、完全性は消えてしまう。外部ロジックがリード・モディファイ・ライト・サイクルの再実行を要求すると、68K はその代わりにバス・エラーの例外処理ルーチンを実行する。

バス・アービトレーション・ロジック

68Kが備えたバス・アービトレーション・ロジックは、単純である. 68Kは外部デバイスによるバス・アクセス要求に優先順位をつけない. プロセッサがその時点でバスを使っていなければ、プロセッサは要求を行ったどんなデバイスにも常に、バス・アクセスを許可するので、プロセッサの優先順位がシステムで最も低いものと考える.

したがって、68Kでは命令と命令の間および単一命令のバス・サイクルの間で、他のデバイスがバスを用いてよい。アービトレーション・ロジックが内蔵されていないので、システム・バスの要求に優先順位をつけるために、外部バス・アービトレーション・ロジックをつけた複雑なシステムもあり、優先順位の高いデバイスが低いデバイスに使用権を奪われないようになっている。

バス・アービトレーション・ロジックに関しては、**バス・リクエスト** (\overline{BR})、**バス・グラント** (\overline{BG})、**バス・グラント** (\overline{BG})、**バス・グラント・アクノリッジ** (\overline{BGACK}) という 3 つの信号がある。68K が競合しないシステム・バスを使っていれば,入力信号 \overline{BR} と \overline{BGACK} はインアクティブで出力信号 \overline{BG} はネゲートされている。

バス・ アービトレ ーションの タイミング 図6.16に、68K が行っているバス・アービトレーションのタイミングを示す. 外部デバイスが入力 \overline{BR} をアサートすると、バス・アービトレーションが開始される。68K がバス・リクエストを受け取ると、1クロック・ピリオド遅れて \overline{BG} をアサートしてそれに応える。ただし、68K がバス・サイクルの初期状態にあって、 \overline{AS} をアサートしていない場合はすぐには応えられない。この場合には、68K は \overline{AS} がアサートされた後に、 \overline{BG} をアサートするまで1クロック・ピリオド待っている。この場合の応答時間は最大で3クロック・ピリオドになる。

バス・ グラント の決定 バス・グラント信号だけがアサートされた時点では、要求したデバイスがバスを使えるかどうかは分からない。現在のバス・サイクルが完了するまでは、68 K がバスを使っている。したがって、バスを要求しているデバイスは、バスが実際に利用できる時点を定めるために、他の信号をいくつも監視しなければならない。

最初に、外部デバイスは、 $\overline{\text{AS}}$ がネゲートされるまで待つ必要がある.これは 68K の現在のバス・サイクルが完了したことを示す.また,現在の 68K のサイクルがバスを使っていないことを知るため, $\overline{\text{DTACK}}$ (68020 では $\overline{\text{DSACK0}}$ / $\overline{\text{DSACK1}}$) 信号がネゲートされるまで待つ必要がある. $\overline{\text{DTACK}}$ や $\overline{\text{DSACK0}}$ / $\overline{\text{DSACK1}}$ を監視する必要のないシステムもある.これは $\overline{\text{AS}}$ がネゲートされたとき,システムのタイミングが,どの外部デバイスもバスを使っていないことを,いつも保証できるような場合である.




図6.16 バス・アービトレーションのタイミング

最後に、要求しているデバイスは、BGACK 信号の状態をチェックしなければならない。この信号がアサートされていれば、システムの他のデバイスがすでにバスの使用を認められていて、それがまだ完了していないことを示している。逆に \overline{BGACK} が偽であれば、現在のサイクルの終わりでシステム・バスが利用できる。

このような信号条件がすべて成立した後、バスを要求しているデバイスは、 \overline{BGACK} をアサートしなければならない。これによって、要求しているデバイスがバスを制御できるようになったことがプロセッサに分かる。図6.16では、68Kが \overline{BGACK} 信号を待たずにバスの制御を放棄していることに注意する。68Kは進行中であったバス・サイクルが完了すると、アドレス・バス、データ・バス、ファンクション・コード、 \overline{AS} 、 \overline{UDS} と \overline{LDS} (68008 と 68020 では \overline{DS})、 R/\overline{W} がすべてすぐに高インピーダンス状態になる。

バスを必要とする間に、バスを使っているデバイスは、BGACK 信号をアサ

バス・アービトレーション・ロジック

ートしなければならない。外部デバイスがバスの制御を保持している間は,外部ロジックは \overline{BGACK} を監視してバスの競合を予防する。この時点では \overline{BR} と \overline{BG} の状態は重要でない。しかし,不正なバス要求を避けるため,バスを用いるデバイスは, \overline{BGACK} をネゲートする前に \overline{BR} をネゲートすべきである。

バスの回復

68K は BGACK がネゲートされるまで、出力ラインを高インピーダンス状態に保つ. この時点で、プロセッサは自由になり、別のバス・サイクルが始められる. この時点で別のバス要求が保留されていれば、68K はすぐそのバス要求に従い、どんなバス・サイクルも実行しない.

第7章

例外処理

例外処理は、マイクロプロセッサで特殊な事態が生じたとき実行されるものである。この特殊な事態としては、アドレス・エラー、バス・フォールト、特権違反(ユーザ・モードで特権命令を実行しようとしたこと)および0による除算がある。これらはエラーによるものであるが、エラーによらない特殊な事態もある*たとえば、周辺の割込み、ハードウェア・リセット、プログラムによる割込みもすべて例外処理を引き起こす。

動作モード

例外処理システムを述べる前に,例外処理に影響する 68K の動作モードを説明しよう.前述のように,68K はスーパバイザ・モードかユーザ・モードで動作する.68K を \overline{RESET} 入力によりリセットすると,68K はスーパバイザ・モードで動作を始め,プロセッサが次の命令のいずれかを実行するまで,このモ

^{*} このような特殊事態を例外という. 例外に伴って特定動作を起こすが、それを例外処理という.

- ードを変えない.
- ① RTE ——例外からのリターン
- ② MOVE ステータス・レジスタへの転送
- ③ ANDI ステータス・レジスタとの直接数値による論理積
- ④ **EORI** ステータス・レジスタとの直接数値による排他的論理和 これらの命令によって、動作が自動的にユーザ・モードに移行するのではなく、単にステータス・レジスタのSビットの状態が変更されるにすぎない. しかしSビットがリセットされると、68K はユーザ・モードで動作し始める.

68K が一度ユーザ・モードで動作すると、それをスーパバイザ・モードへ戻せるのは例外だけである。例外処理が始まると、プロセッサはスーパバイザ・モードに戻り、例外処理が完了すると RTE (例外からのリターン) 命令を実行してユーザ・モードになる。

例外の型

例外はいろいろな状態で発生するが、次の2つに大別できる.

- ① ある命令を実行した結果,または,内部で検出されたエラーによる内部生成例外.
- ② バス・エラー, リセット, 割込み要求などによる外部生成例外.

内部生成例外

内部生成例外はさらに**内部エラー,命令トラップ,トレース機能**の3種類に分かれる.内部エラーは内部的に検出されるもの*1で,次の3つにより例外処理が始まる.

- ① **アドレス・エラー** どんな命令も偶数アドレス境界になければならない. さらに 68020 を除いて, ワード・データやロングワード・データも偶数アドレス境界になければならない. 不当整列されたデータや命令をアクセスしようとすると, 例外処理が発生する.
- ② **特権違反** 一前述のように、ある種の命令はスーパバイザ・モードでしか 使えない. これらの特権命令はリソース(資源)をアクセスできるが、ユーザ・プログラムでは実行できず、例外処理を引き起こす.
- ③ **不当命令と未実装命令** どの命令も 16 ビット長なので,命令として使われていないビット・パターンがたくさんある. もしプログラムが定義してない命令(不当命令)を実行しようとすると,例外処理が始まる. この中で,ビット 15-12 が 1010 (A ライン) または 1111 (F ライン) の命令*2 は不当命

^{*1} ユーザ・プログラムの実行中にそこで生ずるエラー.

^{*2} 命令が\$A,\$Fで始まる命令.1010,1111は2進法による表現である.

令でなく、未実装命令と定められており、これに対しては不当命令に対する ものと異なった例外処理が始まる.

この他 68010, 68012, 68020 では, \$4848 から \$484F というパターンを もった命令コードが「**ブレークポイント**」という特殊な不当命令になってい る. 後ほどこの点に触れよう.

命令トラップは、プログラムにおける命令実行により生ずる例外である. ここではオペレーティング・システムでよく用いる標準的な TRAP 命令がある. これはアクセスをスーパバイザ・モードのリソースに限定して、ユーザ・モードのプログラムとするものである. 他の命令としては、CHK、CHK 2、cpTRAP-cc、TRAPcc、TRAPV、DIVS、DIVU があり、算術オーバフローやゼロによる除算などの条件を検出すると例外処理が始まる.

内部生成例外の第3のタイプは、68Kがトレース・モードで動作するときに起こる.ステータス・レジスタのTビット*をセットすると、各命令の実行後に例外処理が起こる.トレース機能により、各命令または指定した命令の実行後にプログラムをストップさせ、結果を解析することができるので、プログラムのデバッグには有効である.

外部生成例外

外部生成例外も3種類ある. それを次に示す.

- ① 外部ロジックにより BERR がアサートされて生ずる**バス・エラー**に基づく もの.
- ② 外部ロジックにより RESET がアサートされて生ずる**リセット**に基づくもの.
- ③ 外部ロジックが割込み要求ライン (IPL0-IPL2) をアサートして生ずる **割込み要求**に基づくもの.

例外の優先順位

例外処理の型によって優先順位が定まっている. リセット, バス・エラー, アドレス・エラーに対するものが最も優先順位が高く, バス・サイクル中であっても, これらの例外はどれも実行中の命令を直ちに打ち切ってしまう. トレース, 割込み要求, 不当命令と未実装命令, 特権違反という例外がこれに続き, 実行中の命令が完了してから例外処理を始める. 割込み処理には割込み要求ラインの組み合わせに関係した割込み順位構造が追加されている. 後ほどこれを論ずる.

^{* 68020} でTに相当するのはT1である.

表7.1 例外の優先順位

	グループと優先度	特徵
0.0	リセット	すべての処理を打ち切る(それまでのプログラム などは捨てられる).
	アドレス・エラー バス・エラー	処理を一時中止する(それまでのプログラムなど はセーブする).
2. 0	BKPT, CALLM, CHK, CHK 2, cpにおける事中命令,* cpプロトコル違反, cpTRAPcc, 0 による除算, RTE, RTM, TRAP, TRAPV	例外処理は命令の通常の実行に含まれる。
3. 0	不当命令, Fライン, Aライン, 特権違反, cp事前命令	例外処理はこの命令を実行する前に始まる.
4. 0	cp事後命令	実行中の命令や直前の例外処理が完了してから例 外処理が始まる.
4. 1 4. 2	トレース 割込み	

^{*} mid-instructionの訳. pre-instructionと post-instructionの pre, postを事前,事後としたので, midを事中とした.

優先順位の最も低い例外はトラップ型の命令によるものである. これはその 正常な実行の一部として, 例外処理を始める. どの命令トラップも同時に2つ 起こることはないから, 優先順位はすべて等しい.

表7.1に,例外の型とその優先順位をまとめ、また例外処理の始まる時点も示した.

例外ベクタ・テーブル

68K の例外処理シーケンスの中心となるのがベクタ・テーブルで,1024 バイトのメモリを要する. このテーブルは,68000 から 68008 では 0000 から 03FF までのアドレスを占めるが,他のプロセッサではベクタ・ベース・レジスタ (VBR) を使って,テーブルの先頭番地をユーザが定める. ハードウェアによるリセットでは,VBR は 0 になるので,テーブルは 0000 から始まる.

テーブルには4バイトのベクタが256個あり*,最初の8バイトは別として, 各ベクタは32ビット・アドレスを示し,例外処理シーケンスの一部として,プ

^{*} したがって例外ベクタの番号は0から255までとなる.

表7.2 例外ベクタの割当て

表 7.2 1列 外入	· / / Vielia C	
ベクタ番号	オフセット	割当て
0	000	リセット:割込みスタック・ポインタの初期値
1	004	リセット:プログラム・カウンタの初期値
2	008	バス・エラー
3	00C	アドレス・エラー
4	010	不当命令
5	014	0による除算
6	018	CHK, CHK 2 命令
7	01C	cpTRAPcc, TRAPV命令
8	020	特権違反
9	024	トレース
10	028	Aライン・エミュレータ
11	02C	Fライン・エミュレータ
12	030	保留
13	034	コプロセッサ特権違反
14	038	フォーマット・エラー
15	03C	未初期化割込み
16-23	040-05C	保留
24	060	スプリアス割込み
25	064	オートベクタ(レベル1)
26	068	オートベクタ (レベル2)
27	06C	オートベクタ (レベル3)
28	070	オートベクタ (レベル4)
29	074	オートベクタ(レベル 5)
30	078	オートベクタ (レベル6)
31	07C	オートベクタ (レベル7)
32-47	080-0BC	トラップ# 0-15
48	0C0	不当状態による分岐またはセット
49	0C4	不正確な結果
50	0C8	浮動小数点 0による除算
51	0CC	コプロセッサ アンダフロー (EDOD) + ペランド・エラ
52	0D0	(FPCP) オペランド・エラー オーバフロー
53	0D4	有効値を表現しない(NAN)
54	0D8	イタが値を表現しない (NAN)
55	0DC	1木笛 1ページ・メモリ 構成 (Configuration)
56	0E0 0E4	Configuration 管理ユニット 違反命令
57 58	0E4 0E8	(PMMU) アクセス・レベル
59-63	0EC-0FC	保留
64-255	100-3FC	ユーザ定義ベクタ
04-255	100-31 0	- / NL 4%

ログラム・カウンタ PC にロードされる. 最初の2ベクタはリセットに使われ,システム・スタック・ポインタとプログラム・カウンタに当てるものとして予約されている. このリセット・ベクタを除けば, どのベクタもスーパバイザ・データ空間を示すものとしてフェッチされる (表7.2).

表からわかるように、ベクタ・テーブルの多数の項目が、前に述べた明確な

第7章 例外処理

例外のために使われている. 一部のベクタは後発の68Kファミリだけに関係しており、以前のモデルでは「保留」されていた. 最初の64個のベクタは既定義または保留となっているが、残りの192個のベクタは、外部割込み要求のような一般の用途に利用できる.

スタック・フレーム

プロセッサと実行する例外の型によって、0ワードから44ワードにいたるデータがスーパバイザ・スタックに押し込まれる。これは例外処理シーケンスの一部である。このスタックに押し込んだデータをまとめて、「スタック・フレーム」という。図7.1に例外で用いるスタック・フレームの一般的なフォーマットを示した。

図7.1における「フォーマット」の作り方に注意して欲しい.68000,68012,68020 にはスタック・フレームを定義するフォーマット・フィールドがいくつもある.68000 と68008 のスタック・フレームについてはそれほどきちんとしておらず、フォーマット・フィールドといったものはない.表7.3はスタック・フレーム・フォーマットの定義を要約したものである.

68000/68008 のスタック ・フレーム トレース, TRAP, 不当命令や未実装命令, 特権違反, 割込み要求に対する 68000/68008 のスタック・フレームの作り方を, 図7.2に示した. またバス・エラーとアドレス・エラーに対するスタック・フレームの作り方を, 図7.3に示した.

フォーマッ ト\$0の スタック・ フレーム 図7.4にフォーマット\$0のスタック・フレームを示す.68010,68012,68020ではこのフォーマットを,割込み,フォーマット・エラー,TRAP命令,Aライン・トラップ,Fライン・トラップ,特権違反,コプロセッサの事前命令に関する各例外で用いる.




図7.1 スタック・フレームの一般的なフォーマット

フォーマット	型
0000	ショートフォーマット(4ワード)
0001	スローアウェイ (4ワード)
0010	命令例外 (6ワード)
0011-0111	保留
1000	68010-68012 バス・フォールト (29 ワード)
1001	コプロセッサ事中命令 (10 ワード)
1010	68020 ショートバス・フォールト (16 ワード)
1011	68020 ロングバス・フォールト(44 ワード)
1100-1111	保留

表7.3 スタック・フレーム・フォーマットの定義




図7.2 68000/68008のショートスタック・フレーム




図7.3 68000/68008のバス・エラーとアドレス・エラーに対するスタック・フレーム




図7.4 フォーマット\$0のスタック・フレーム(4ワード)

第7章 例外処理

フォーマッ ト**\$1**の スタック・

フレーム

図7.5にフォーマット\$1のスタック・フレームを示す. これを「スローアウェイ」・スタック・フレームともいい,68020におけるステータス・レジスタのマスタ・ビットがセットされている間に割込みが発生したとき用いる.




図7.5 フォーマット\$1のスタック・フレーム(4ワード)

フォーマッ ト**\$2**の スタック・

フレーム

図7.6にフォーマット\$2のスタック・フレームを示す. これも68020で用いる. これはコプロセッサの事後命令, CHK, CHK2, cpTRAPcc, TRAPcc, TRAPV, トレース, 0による除算に関する例外で使われている.




図7.6 フォーマット\$2のスタック・フレーム(6ワード)

フォーマッ ト\$8の スタック・ フレーム

フォーマッ 図7.7にフォーマット\$8のスタック・フレームを示す. 68010 と 68012 は, ト\$8の これをバス・エラー, アドレス・エラーに関する例外で用いる.

		× ×
SP→	+00	ステータス・レジスタ
	+02	プログラム・カウンタ
	+04	
	+06	1 0 0 0 ベクタ・オフセット
	+08	ステータス・ワード
	+0A	フォールト・アドレス ―――
	+oc	
	+0E	保留
	+10	データ出力バッファ
	+12	保留
	+14	データ入力バッファ
	+16	保留
	+18	命令入力バッファ
	+1A	内部情報 (16 ワード)
		1 Jelle I de Tax
	•	
	•	
	•	(*) *)
	+38	•

図7.7 フォーマット\$8のスタック・フレーム(29ワード)

第7章 例外処理

フォーマッ ト**\$9の** ロセッサの事中命令に関する例外で用いる. スタック・フレーム




図7.8 フォーマット\$9のスタック・フレーム(10ワード)

フォーマッ ト\$Aの 境界におけるバス・サイクル・エラーに関して用いる. スタック・

フレーム

SP→	+00		ステータス・レジスタ	
	+02		プログラム・カウンタ	
	+04			
	+06	1 0 1 0	ベクタ・オフセット	
	+08		内部情報	
	+0A		ステータス・ワード	
	+0C	í	命令パイプ・ステージC	
	+0E	É	命令パイプ・ステージB	
	+10		・サイクル・フォールト・アドレス	
	+12	, , , , , , , , , , , , , , , , , , ,	・リイグル・フォールド・アトレス	
	+14		内部情報	
	+16		P3 FPI FIX	
	+18			
	+ 1A		データ出力バッファ	
	+1C		rh 対7 A≢ ±2	
	+1E		内部情報	

図7.9 フォーマット \$ A のスタック・フレーム (16 ワード)

フォーマッ ト \$ B の スタック・ フレーム 図7.10にフォーマット \$ Bのスタック・フレームを示す. 68020 はこれを命令の実行中におけるバス・サイクル・エラーに関して用いる. 前のものよりは命令実行に関係した内部情報が多いが、プロセッサの状態を保存するためにはそれらをセーブしなければならない.




図7.10 フォーマット \$Bのスタック・フレーム (44 ワード)

例外処理シーケンス

例外のそれぞれの型に対する一般的な動作シーケンスは同じである. この一般的なシーケンスは次のとおりである.

- 1. ステータス・レジスタの内容をコピーし、ステータス・レジスタのSビットのセットとTビット*のクリアを行う.また割込みの場合は割込みマスクを変更する.
- 2. ベクタ・テーブルの入口を定める. これは割込みデバイスからの読出 しによるか、そうでなければ他の型の例外処理に対応する特定入口番号を 用いて定める.
- 3. 適当なデータをスーパバイザ・スタックに押し込む. このデータ型は例 外の型と 68K によって定まる.
- 4. ベクタ・テーブルからアドレスをプログラム・カウンタ PC にロードして実行を始める.

命令トラップ

命令トラップは特定の命令を実行した結果生ずる.この命令にはTRAP命令のように必ず例外処理を起こすものと,TRAPcc,TRAPV,cpTRAPcc,CHK,CHK2,DIVS,DIVU,CALLM,RTMなどの命令のように、それを実行して異常事態が発生したときだけ例外処理を起こすものとがある.

68000 と 68008 では,図7.2に示したように 3 ワードのスタック・フレームを作る.また 68010 と 68012 では,図7.4に示したように 4 ワード(フォーマット \$ 0)のスタック・フレームを作る. 68020 のスタック・フレームは命令によって異なり,TRAP 命令ではフォーマット \$ 0 のスタック・フレーム(図7.4 参照)を,他の命令ではフォーマット \$ 2 のスタック・フレーム(図 7.6 参照)を用いる.

不当命令と未実装命令

こういう命令に関する例外処理は、命令トラップの場合と同様である. 68000 と 68008 では 3 ワードのスタック・フレーム(図7.2)を用いるが、68010、68012、 68020 ではフォーマット \$ 0 のスタック・フレーム(図7.4)を用いる.

^{* 68020}ではT0, T1ビット.

不当命令と未実装命令の違いについてまとめよう. A ラインやF ラインの命令コード (2 進法の 1010 と 1111 で始まる命令) は未実装命令と考える. このそれぞれに対してベクタ・テーブルの入口があり、未実装命令をエミュレートするのに都合よくできている.

68020 では,F ライン命令をコプロセッサ命令として使うように考えている. 命令自身の実行不能が確認された後で,アドレス・バス上にコプロセッサの識 別情報をエンコードし,プロセッサは CPU空間のバス・サイクル (図5.6)に入る. どのコプロセッサも応答しなければ,外部ロジックがバス・エラーを表示し, プロセッサはF ライン・ベクタの入口を利用して例外処理を始める.

ソフトウェアによって未実装命令をエミュレートするのであれば、スタック・フレームに蓄えたプログラム・カウンタ PC の内容が不当命令を示していることに留意されたい. エミュレートが終わった後、スタック・フレーム内の PC の内容が修正されたことを確める必要がある. これによって、不当命令に続く次の命令が指示される.

アドレス・エラー

前述のように、命令をワード境界に置く必要がある。もし奇数アドレスから命令をアクセスしようとすると、それは打ち切られて例外処理に入る。68000と 68008では 7 ワードのスタック・フレームを作り(図7.3)、68010と 68012ではフォーマット \$ 8 のスタック・フレームを作る(図7.7)。68020ではフォーマット \$ A のスタック・フレームを作る(図7.9)。

バス・エラーやアドレス・エラーやリセットに関する例外処理を行っている間に、アドレス・エラーが発生すると、プロセッサはホールト状態になり外部からリセットしなければならない。

トレース

68Kファミリのどれもシングル・ステップでトレースが行える。シングル・ステップのトレースでは、プロセッサは各命令の実行後に例外処理を始める。ステータス・レジスタのトレース・ビット(68000 から 68012 ではTビット、68020 ではT1ビット)がセットしてあると、各命令の実行後にトレースが起こる。

再帰的処理を防止するため、この例外処理でプロセッサはまずトレース・ビットをクリアする必要がある。68000 と68008 では3 ワードのスタック・フレームを作り(図7.2)、68010 と68012 ではフォーマット\$ 0 のスタック・フレ

第7章 例外処理

ームを作る (図7.4). 68020 ではフォーマット\$2のスタック・フレームを作る (図7.6).

68020には実行フローの変更に関するトレース機能がある*ステータス・レジスタのT0ビットをセットすると、普通は正常に動作しているが、フローが変わったところで割込みが起こる。こういう命令にはBcc、JSR、BSR などがあり、これを実行した後で例外処理が起こる。

不当命令や未実装命令を実行しようとしてもトレースは起こらない. これは命令のエミュレーションにとって重要である. エミュレーション・ルーチンはスタックにのせたステータス・レジスタの内容のトレース・ビットをリターンする前に調べ, セットしてあればトレースもエミュレートする.

ブレークポイント

あるシステムでは、プログラムにある種の「ブレークポイント」を挿入すると便利なことがある。ハードウェア・エミュレータ・システムが十分有効なためには、このようなブレークポイントに着いたことを、プロセッサが外部ハードウェアに教える方法をもたねばならない。68000 と 68008 では不当命令をブレークポイントとして挿入することができた。外部ハードウェアは、ベクタ・テーブルにある不当命令のベクタのアクセスを求めて、アドレス・ラインを監視できる。

68010, 68012, 68020 にはベクタ・ベース・レジスタ (VBR) があるので, こうはいかない. ベクタ・テーブルの実際のロケーションをプログラムで自由に変更できるからである. そこで, 特定の不当命令の集まりを「ブレークポイント」命令として定めることになる. それが\$4848から\$484 F までのパターンをもつ命令であった.

68010 と 68012 では、最初に「ブレークポイント・バス・サイクル」が起こるが、表5.2のように、これは CPU 空間のバス・サイクルに含まれる。 ブレークポイント・バス・サイクルが起こった後で、不当命令ベクタによるトラップを実行し、正規の不当命令として実行を続ける.

а	5
- 4	_

T 1	T 0	
0	0	トレースしない
0	1	BRA, JMP などによるフローの変化をトレースする
1	0	すべての命令のトレース
1	1	未定義,保留

68020 でもこれに準ずるが、プロセッサはブレークポイント・バス・サイクルを起こすだけでなく、このサイクルの間に CPU 空間のブレークポイント番号に相当するアドレスで読取りを行う。これがバス・エラーによって終了すれば、プロセッサは不当命令ベクタによるトラップを実行する。しかし外部ハードウェアは新しい命令をデータ・バスに置き、 $\overline{DSACK_x}$ 信号でサイクルを終わりにすることができる。この場合、プロセッサはデータ・バス上の命令で(パイプライン内の)ブレークポイント命令を置き換え、それで実行を始める。

フォーマット・エラー

68020 にはデータのエラー・チェックを行う命令が、CALLM(モジュールを呼ぶ)、RTM(モジュールから戻る)、cpRESTORE(コプロセッサの内部状態を元どおりにする)と 3 つある.この種の命令は、スタック・フレーム、モジュール・デスクリプタ、フォーマット・フィールドなどで特定データを求めようとし、正しいデータが見つからなかったらフォーマット・エラー例外ベクタによりトラップを起こす.スタック・フレームのフォーマットは \$ 0 である(図7.4).

コプロセッサ・インターフェースについては付録Bでもう一度述べる.

割込み

外部デバイスは、割込み要求ライン(IPL 0 - IPL 0)を何本かアサートすることによって、プロセッサの正常なフローに割り込める。プロセッサは正常な命令と命令の間でこの要求を認識するが、68020 のコプロセッサ命令の中にはその中間で認識するものもある. * 1割込み要求を受け取ると、 \overline{IPL} 0 - \overline{IPL} $\overline{2}$ にある2 進数とステータス・レジスタの割込みマスクとを比較し、 \overline{IPL} 0 - \overline{IPL} $\overline{2}$ の方が高いかまたは、ノン・マスカブル割込みで \overline{IPL} $\overline{0}$ - \overline{IPL} $\overline{2}$ がすべてアサートされていれば、プロセッサは割込み処理に入る. * 2 そうでなければ、この要求は無視されて正常な処理が続く.

プロセッサが割込みに対して肯定応答しようとすると、アドレス・バスの A 1-A 3 に割込み優先度を出力して CPU 空間のバス・サイクルを走らせる(表 5.2参照). デバイスはプロセッサに送るベクタ・テーブルの入口番号を選ぶ ため、 \overline{DTACK} (または \overline{DSACK} 0/ \overline{DSACK} 1) をアサートし、ベクタ番号を

^{*1} 事中命令という.

^{*2} 本来のフローはペンディングになる.

データ・バスにロードする.

またその代わりとして、オートベクタ入口を用いることもある *1 この場合 $\overline{68000-68012}$ では \overline{VPA} を、 $\overline{68020}$ では \overline{AVEC} をアサートしなければならない。 プロセッサは、識別した割込みレベルに応じたオートベクタ入口を用いてトラップする.

割込みアクノリッジ・サイクルに応答するデバイスがない場合は、外部ハードウェアは BERR をアサートし、プロセッサはスプリアス割込みベクタ・アドレスを用いてトラップする.

最近の 68K 周辺デバイスの大部分はプログラム可能な割込みベクタ番号をもっており、割込みアクノリッジでプロセッサにそれを送る. もし番号がない場合は、ソフトウェア的に初期化する場合を除いて、デバイスはベクタ \$0F を送る. このベクタを未初期化ベクタ入口として定めているので、初期の説明書では、「保留」となっていた*2

割込み例外に対して作られるスタック・フレームもプロセッサで異なっている。68000 と 68008 では 3 ワードのスタック・フレームを作り (図7.2), 68010と 68012 ではフォーマット \$ 0 のスタック・フレームを作る (図7.4)。68020 では割込みに応じてプロセッサが何をするかで定まる。命令トラップの場合ならフォーマット \$ 0 のスタック・フレームを用い (図7.4), コプロセッサ命令ではフォーマット \$ 9 のスタック・フレームを用いた (図7.8)。

68020 におけるスタック・フレームの先頭番地は、ステータス・レジスタの Mビットに関係しており、クリアされていれば、プロセッサはスタック・フレームを割込みスタックに作る。セットしてあれば、プロセッサはマスタ・スタックにスタック・フレームを作り、割込みスタックには「スローアウェイ・スタック・フレーム」(フォーマット\$1)を作る。

バス・エラー

読取り要求や書込み要求に応じて、外部ロジックはデータ転送を行い、DTACK (または $\overline{DSACK0}/\overline{DSACK1}$) をアサートするか、さもなければバス・エラー信号 (\overline{BERR}) で答える。メモリが実際にはなかったかまたは要求したメモリがユーザのアドレス空間になかった場合は、外部ロジックが \overline{BERR} をアサートする。こういうこともあって、メモリ・スロットを有効に利用するため、メモリ管理ユニットを用いるシステムが多い。

^{*1} 割り込んだデバイスがベクタ番号を生成しなかった場合を指す.

^{*2} このような変化は他にもある. ベクタ番号 \$0 C から \$0 E も 68000 と 68020 では違う.

68000 と 68008 では、プロセッサは 7 ワードのスタック・フレームをスタックに作る (図7.3). なお、スタックにおけるプログラム・カウンタ (の内容)は、バス・エラーを起こしたワードの次のワードのアドレスを含んでいる.

仮想メモリ

68010, 68012, 68020では「仮想メモリ」が実現できる. 仮想メモリを実現したシステムでは、物理的に利用できるメモリ空間よりも、タスクのためのアドレス空間全体の方が大きくなれる. ある命令コードを実行している間に、オペレーティング・システムはそれ以外のデータや命令コードを(ディスクのような)補助記憶装置に蓄えるようにできる. アンロードしたコードやデータなどが必要になったら、オペレーティング・システムにより、本質的(に必要)でないデータをディスクに急いでコピーし、必要な部分を読み込めばよい.

仮想メモリを有効に実現するためには、プロセッサは要求メモリのないことを確認し、データをディスクから移し、プログラムを続けて実行することができなければならない。外部ロジックは要求メモリの存在しないことを確認すると \overline{BERR} をアサートする。68000 と 68008 では、データがメモリで利用できるようになったとき命令が再スタートできるように、スタックに十分な情報を積むことが難しい。

68010, 68012, 68020 では, バス・エラーの例外処理を始めるにあたって, もっと綿密なスタック・フレームが作られる. 68010 と 68012 ではフォーマット \$8 のスタック・フレームが作られる (図7.7). 68020 では, 命令フェッチ中のバス・エラーに対してはフォーマット \$A のスタック・フレーム (図7.9)が, 命令実行中のバス・エラーに対してはフォーマット \$B のスタック・フレーム (図7.10)が作られる.

スタックに追加されたデータは、プロセッサの内部情報を含んでいる。例外ルーチンの一部として、プロセッサはスタックにある情報を評価し、ディスクにあるデータの要求によりエラーが起きたかどうかを定める。もしそうであれば、メモリにあるデータを必要なデータと交換すればよい。適当にメモリ管理レジスタを更新した後、オペレーティング・システムは「障害のあるプログラム」をもう一度アクセスすることができる。

そうするためには、RTE (例外からのリターン) 命令を出せばよい. RTE 命令はスタック・フレームのフォーマットを眺め、スタックしたデータがバス・エラーによるものであれば、スタックに積み上げた内部データの復旧とプログラム・カウンタの内容を指定してプログラムを再実行する. この場合、プログラムの継続点は命令の途中でも最初でもよい.

ダブル・ バス・ フォールト どの 68K プロセッサでも、ベクタのフェッチやスタック動作中にもう一度バス・フォールトを起こすと、プロセッサはホールト状態になる. これを「ダブル・バス・フォールト」といい、この状態の回復は外部からのリセットしかない.

リセット

いろいろな例外処理の中にあって、一切の情報をスタックする必要のない点で、リセットはユニークである.外部リセットがアサートされると、次のようになる.

- 1. 実行中の処理が打ち切られる.
- 2. ステータス・レジスタのSビットがセットされ,68020 では M ビットが クリアされる.トレース・ビットもクリアされ,割込みマスクはレベル7 にセットされ,68010-68020 ではベクタ・ベース・レジスタがクリアされ, 68020 ではキャッシュ制御レジスタがクリアされる.
- 3. プロセッサはベクタ・テーブルで \$0000 をオフセットとしてロングワードをスーパバイザ・スタック・ポインタ (68020 では ISP) にロードし、\$0004 をオフセットとしてロングワードでプログラム・カウンタをロードする. このベクタ入口のフェッチはスーパバイザ・プログラム空間で行われる.

他の例外ベクタはスーパバイザ・データ空間で行われる.

4. プロセッサは RESET をアサートして外部デバイスをリセットし、PC を更新して実行を始める.

上述のレジスタ以外のレジスタはこの段階では未定義である.

付錄

付録A

命令の オブジェクト・コード

()内はアセンブラにおける記法を表す. ea は実効アドレスの略である.

イミディエイト OR $(ORI # \langle \vec{r} - \beta \rangle, \langle ea \rangle)$

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	_	_				0				1 7			実効ア	ドレス	ζ	
	0	0	0	0	U	0			,,,	1 ^		モート		l	ノジス	タ

サイズ:00=バイト 01=ワード 10=ロングワード

CCR とのイミィデエイト OR (ORI# 〈データ〉, CCR)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	0	0	1	1	1	1	0	0
0	0	0	0	0	0	0	0	バイト・データ							

SR とのイミディエイト OR (ORI# 〈データ〉, SR)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	0	1	1	1	1	1	0	0
						7	7-ド·	デー	タ						

CMP 2 (MC 68020) (CMP 2 $\langle ea \rangle$, Rn)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
_	0				щ	サイズ		1	4			実効ア	ドレス	ζ.	
١	0	0	0	0	197		0	'	'		モート		L	ジス:	タ
A/D	L	ジスク	Ż	0	0	0	0	0	0	0	0	0	0	0	0

サイズ:00=バイト 01=ワード 10=ロングワード

 $A/D \ 0 : D(\vec{r} - \beta) \ 1 : A(\vec{r} + \lambda)$

CHK 2 (MC 68020) (CHK 2 $\langle ea \rangle$, Rn)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
					++ .	サイズ	1	4	4		5	実効ア	ドレス	7	
0	0	0	0	0	, , ,		0	'	'		モード		L	ジスク	Z
A/D	L	ジスク	タ	1	0	0	0	0	0	0	0	0	0	0	0

サイズ: 00=バイト 01=ワード 10= ロングワード A/D 0: D(データ) 1: A(アドレス)

ビットの動的変更 (BCHG, BCLR, BSET, BTST) (OP Dn, (ea))

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
_	_		_	-:	4 1 3	in h	1	h .	<i>,</i> →°			実効ア	ドレス		
U	0	0	0	JT-3	タ・レ	ノスダ	'	3			モード		V	ジスタ	Z

977:00=TST 10=CLR 01=CHG 11=SET

MOVEP (MOVEP Dx, d(Ay); MOVEP d(Ay), Dx)

0.2	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	0	0	0	0	デー	タ・レ	ジスタ	C)P	· ド	0	0	1	アレ	ドレス ジスタ	•

OP モード: 100=メモリからレジスタへのワード転送
101=メモリからレジスタへのロングワード転送
110=レジスタからメモリへのワード転送
111=レジスタからメモリへのロングワード転送

イミィデエイトAND (ANDI \sharp 〈データ〉, 〈ea〉)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0				_	4		T	:		5	実効ア	ドレス		
U	0	U	0	U	0	'	0	7	1 人		モード		L	ノジス	タ

サイズ:00=バイト 01=ワード 10=ロングワード

CCR とのイミディエイト AND (ANDI#〈データ〉, CCR)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	1	0	0	0	1	1	1	1	0	0
0	0	0	0	0	0	0	0			1	バイト・	データ	タ		

SR とのイミディエイト AND (ANDI#〈データ〉, SR)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	1	0	0	1	1	1	1	1	0	0
						7	7ード	・デー	タ						

イミディエイト SUB (SUBI \sharp 〈データ〉, $\langle ea \rangle$)

100	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	0	0	0	0	0	1	0	0	ш	/ T		3	実効ア	ドレス		==
	U	0	U	0		'	0		, ,	1 ^		モード		l	ノジス :	タ

サイズ:00=バイト 01=ワード 10=ロングワード

イミディエイトADD (ADDI#〈データ〉, $\langle ea \rangle$)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	1	1		- 4	ノゴ			実効ア	ドレス		
								7	1 人		モード		L	ジスタ	×

サイズ:00=バイト 01=ワード 10=ロングワード

RTM (MC 68020) (RTM Rn)

_												3			
0	0	0	0	0	1	1	0	1	1	0	0	A/D	L	ノジス:	タ
A/D		will the same of t	CONTRACTOR CONTRACTOR			100						-			

CALLM (MC 68020) (CALLM# $\langle \vec{r} - 9 \rangle$, $\langle ea \rangle$)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	1	1	0	1	1		3	実効ア	ドレス		
					<u> </u>	'		'	'		モート			レジス	タ
0	0	0	0	0	0	0	0			ディス	スプレー	ースメ	ント引	数	

 $A/D \ 0 : D(\vec{r} - \beta) \ 1 : A(\vec{r} + \lambda)$

CAS (MC 68020) (CAS D_c , D_u , $\langle ea \rangle$)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0			0	1	++ .	ノブ		1	,		3	実効ア	ドレス	ζ	
	ľ	L		L'	,,,	1 ^			_ '	モード				レジス	スタ
0	0	0	0	0	0	0		Du		0	0	0		Dc	

サイズ:01=バイト 10=ワード 11=長ワード

CAS 2 (MC 68020) (CAS 2 Dc 1 : Dc 2, Du 1 : Du 2, (Rn 1) : (Rn 2))

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	1	サイ	′ズ	0	1	1	1	1	1	1	0	0
D/A	レジ	スタF	Rn 1	0	0	0		Du1		0	0	0		Dc1	
D/A	レジ	スタF	Rn 2	0	0	0		Du2		0	0	0		Dc2	

サイズ:01=バイト 10=ワード 11=ロングワード

ビットの静的変更 (BCHG, BCLR, BSET, STST) (OP#〈データ〉, (ea〉)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
								h	1 -			実効で	アドレス	ζ	
0	0	0	0	1	0	0	0	3.	1 /		モード		l	レジス :	タ

977:00=TST 10=CLR 01=CHG 11=SET

イミディエイトEOR (EORI# 〈データ〉, 〈ea〉)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	_		4	0	1		++	17			実効ア	ドレス		
0	U	U	0	'	0	'	0	,,,			モート	*		レジス	タ

サイズ:00=バイト 01=ワード 10=ロングワード

CCR とのイミディエイト EOR (EORI# 〈データ〉, CCR)

15	5	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0		0	0	0	1	0	1	0	0	0	1	1	1	1	0	0
0		0	0	0	0	0	0	0			1	イト・	デーク	Ż		

SR とのイミディエイト EOR (EORI# 〈データ〉, SR〉

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	1	0	1	0	0 .	1	1	1	1	1	0	0
						ı	フード	・デー	タ						

イミディエイト CMP (CMPI \sharp 〈データ〉, 〈ea〉)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0		4	1	0					3	実効ア	ドレス		
U	U	0	0	'	'	0	0	71			モート	r	L	ジス :	タ

サイズ:00=バイト 01=ワード 10=ロングワード

MOVES (MOVES Rn, (ea); MOVES (ea), Rn)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
_	0	0	0	1	1	1	0	-++	イブ			実効ア	ドレス		
0	U	0	U	'	'	'	0	,	1 ^		モード		l	レジス タ	Z
A/D	L	ジスク	Ż	dr	0	0	0	0	0	0	0	0	0	0	0

dr: 0 = 実効アドレスからレジスタへ 1 = レジスタから実効アドレスへ サイズ: 00=バイト 01=ワード 10=ロングワード A/D 0: D(データ) 1: A(アドレス)

バイトのMOVE (MOVE $\langle ea \rangle$, $\langle ea \rangle$)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
					デ	スティ	ネーシ	/ヨン				ソ・	ース		
0	0	0	'		レジス	タ		モード			モート			レジス・	タ

レジスタとモードの位置に注意

ロングワードのMOVEA (MOVEA (ea), An)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
				デス	ティネ	ーシ	0	0	1			ソー	- ス		
0	0	1	0	ョン	ティネ	スタ	0		'		モード		l	レジス	タ

付録A

ロングワードのMOVE (MOVE (ea), (ea))

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	1	0		デ	スティ	ネーシ	ョン				ソー	ース		
				レ	ジスタ			モード			モード		L	ノジス	タ

レジスタとモードの位置に注意

フードのMOVEA (MOVEA (ea), An)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	-4	1	デス・	ティネ・レジ	ーシ	0	0	1			ソー	-ス		
		'	'	ョン	・レジ	スタ	0	0			モード			レジス	タ

ワードの MOVE $(MOVE \langle ea \rangle, \langle ea \rangle)$

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	0	-1	4		デジ	スティ	ネーシ	/ョン				ソー	- ス		
	0	'		- 1	レジス!	タ		モード			モード	•	I	ノジス	タ

レジスタとモードの位置に注意

NEGX (NEGX $\langle ea \rangle$)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	4	0		0	0	0		++ 4	(T			実効で	'ドレフ	ζ	
		0	0	0	0	0	0	,,,		2	モード		L	シ ジス :	タ

サイズ:00=バイト 01=ワード 10=ロングワード

SR b 6 MOVE (MOVE SR, (ea))

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	0	0	0	0	1	1		9	実効ア	ドレス		
U	'	U		0	U	0	U	'	'		モード		L	,ジス·	タ

CHK (CHK $\langle ea \rangle$, Dn)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	1	0		_:	h . L .:	ジスタ	т.	1 7	0			実効ア	ドレス		
0	'	0	0	7	х • Г	/ / /	7	1 人	U		モート	*	I	ノジス	タ

サイズ:10=ロングワード(MC68020) 11=ワード

LEA (LEA $\langle ea \rangle$, An)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	1	0		7	アドレス	ζ •	1	1	1			実効ア	ドレス		
	_ '	0		L	ジスタ	Z			_ '		モート			レジス	タ

CLR (CLR $\langle ea \rangle$)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	0	0	1	0	+ 4	(T		:	実効ア	ドレス		
0	1	U	U	0	U		0	9-	^		モード	*	ı	レジス	Þ

サイズ:00=バイト 01=ワード 10=ロングワード

CCR から MOVE (MC68010) (MOVE CCR, (ea))

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	4	0	0	_	0	4	0	4	4			実効ア	ドレス		
U	'	0	U	0	0		0				モード		L	ジスク	Ż

NEG (NEG $\langle ea \rangle$)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	0	1	0	1	++	イブ			実効ア	ドレス		
	'	Ů			L'			,,	1 ^		モート		L	ノジスタ	7

サイズ:00=バイト 01=ワード 10=ロングワード

CCR ~ MOVE (MOVE (ea), CCR)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	0	1	0	0	1	1		5	実効ア	ドレス		
	'				'			'	'		モート	:	L	ジスク	Þ

NOT (NOT $\langle ea \rangle$)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	0	1	1	0	++.	イブ			実効ア	ドレス		
						L.			1 ^		モート	c .	L	ジスク	Þ

サイズ:00=バイト 01=ワード 10=ロングワード

 $SR \land MOVE (MOVE \langle ea \rangle, SR)$

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	0	1	1	0	1	1			実効ア	ドレス	ζ.	
	_ '				'	'		'	'		モード		L	ジスク	Ż

NBCD (NBCD $\langle ea \rangle$)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	1	0	0	0	0	0		:	実効ア	ドレス		
U									0		モート	:	L	ジスタ	7

付録A

ロングワードのLINK (MC68020) (LINK An, \sharp 〈ディスプレースメント〉)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	1	0	0	0	0	0	0	0	1	データ	・レ	ジスタ
								ースメ							

SWAP (SWAP Dn)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	1	0	0	0	0	1	0	0	0	データ	タ・レ	ジスタ

BKPT (MC 68010) (BKPT # 〈ベクタ〉)

												the same of the sa	Quinter and the same of the sa		0
0	1	0	0	1	0	0	0	0	1	0	0	1		ベクタ	

PEA (PEA $\langle ea \rangle$)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
				4					1			実効ア	ドレス		
0	1	0	0	1	0	0	0	U			モード		ι	ノジス	タ

EXT/EXTB (EXTB-MC 68020) (EXT. W Dn) (EXTB. L Dn)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	1	0	0	OF	-F	ド	0	0	0	データ	タ・レ	ジスタ
													_ > #*=	1 10/	MC 690

レジスタから EA への MOVEM $\binom{\text{MOVEM}}{\text{MOVEM}}$ $\langle \text{ea} \rangle$, レジスタ・リスト, $\langle \text{ea} \rangle$

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0		1	0	0		1	44.7			実効ア	ドレス	ζ	
U	'	0	0	'	0	0	0	'	717		モート		L	·ジス !	Þ

サイズ: 0 = ワード転送 1 = ロングワード 転送

TST $\langle TST \langle ea \rangle \rangle$

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	4		_					3	実効ア	ドレス		
	_ '	U	U	_ '	U	1	0	#1	7		モート	č .	L	/ジスク	Þ

サイズ:00=バイト 01=ワード 10=ロングワード

命令のオブジェクト・コード

TAS $\langle TAS \langle ea \rangle \rangle$

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	4	_	_	4	_	1		4	4		3	実効ア	ドレス		
U		0	0	1	0	1	0	'			モート	ř.	L	ジスク	Ż.

ILLEGAL (ILLEGAL)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	1	0	1	0	1	1	1	1	1	1	0	0

 \square ングワードのMULS/MULU (MC 68020) $\left(\begin{array}{lll} MULS/MULU.W & \langle ea \rangle, & Dn \\ MULS/MULU.L & \langle ea \rangle, & DI \\ \end{array}\right.$ $32\times32\rightarrow32$ (MULS/MULU.L ⟨ea⟩, Dh:DI 32×32→64)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	4		_	4	_	_		_	_	実効アドレス					
0	1	0	0	'	1	U	0	U	0		モード		L	ジス	タ
0		DI		タイプ	サイズ	0	0	0	0	0	0		D	h	

タイプ:0 = MULU1 = MULS サイズ: 0=32ビットの積 1 = 64ビットの積

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
						_						実効ア	ドレス		
0	1	0	0	1	1	0	0	0	1		モード		ı	ノジス	タ
0		Dq		タイプ	サイズ	0	0	0	0	0	0	0		Dr	

タイプ: 0 = DIVU 1 = DIVS サイズ: 0 = ロングワードの被除数 1=クォードワードの被除数

EA からレジスタへの MOVEM $\begin{pmatrix} \text{MOVEM} & \nu \ni \text{Z} \mathcal{S} \cdot \text{UZ} \text{N}, \langle \text{ea} \rangle \\ \text{MOVEM} & \langle \text{ea} \rangle, \nu \ni \text{Z} \mathcal{S} \cdot \text{UZ} \rangle \end{pmatrix}$

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	1		0	4	1	0	0	1	サイズ		73	実効ア	ドレス		
0	'	U	0			L			1912		モート		L	/ジス !	タ

サイズ: 0 = ワード転送 1 = ロングワード転送

TRAP $(TRAP \# \langle \land \land \land \land \land \rangle)$

														0
0	1	0	0	1	1	1	0	0	1	0	0	~!	フタ	

付録A

ワードの LINK (LINK An, # $\langle ディスプレースメント \rangle$)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	1	1	1	0	0	1	0	1	0	アレ	ドレス ジスタ	•
	2.0				ワー	ド・デ	ィスフ	プレーフ	スメン	F					

UNLK (UNLK An)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	1	1	1	0	0	1	0	1	1	7 L	アドレス	ス・タ

USP ~ MOVE (MOVE An, USP)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	1	1	1	0	0	1	1	0	0	7 L	アドレンジス・	ス・タ

USP b 6 MOVE (MOVE USP, An)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	1	1	1	0	0	1	1	0	1	フレ	アドレス	z •

RESET (RESET)

2.2						8								_	-	0
	0	1	0	0	1	1	1	0	0	1	1	1	0	0	0	0

NOP (NOP)

									6							
0	1	0	0	1	1	1	0	0	1	1	1	0	0	0	1	1

STOP (STOP# $\langle \vec{r} - 9 \rangle$)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
0	1	0	0	1	1	1	0	0	1	1	1	0	0	1	0	

RTE (RTE)

15															0
0	1	0	0	1	1	1	0	0	1	1	1	0	0	1	1

命令のオブジェクト・コード

RTD (MC 68010) (RTD# 〈ディスプレーメント〉)

	- 25 /8	1000			1000										0	
0	1	0	0	1	1	1	0	0	1	1	1	0	1	0	0	

RTS (RTS)

							8									
0	1	0	0	1	1	1	0	0	1	1	1	0	1	0	1	

TRAPV (TRAPV)

15				18.11.40.1	10.74.15.75				.5-554						0
0	1	0	0	1	1	1	0	0	1	1	1	0	1	1	0

RTR (RTR)

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	1	0	0	1	1	1	0	0	1	1	1	0	1	1	1

 $\begin{pmatrix} \text{MOVEC} & \text{Rc, Rn} \\ \text{MOVEC} & \text{Rn, Rc} \end{pmatrix}$ MOVEC (MC 68010, MC 68020)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	1	1	1	0	0	1	1	1	1	0	1	dr
A/D	L	,ジス:	タ						制御レ	ジスタ	7				

dr: 0 =制御レジスタからレジスタへ 1=レジスタから制御レジスタへ

制御レジスタ:\$000=SFC

\$001 = DFC

\$801 = VBR

\$802 = CAAR

\$002=CACR

\$803 = MSP

\$800 = USP

\$804=ISP

 $\mathsf{JSR}\ (\mathrm{JSR}\ \langle \mathrm{ea} \rangle)$

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0			0	_	4	-		4	0			実効ア	ドレス	ζ	
0	1	U	0	1	'	1	0	'	U		モード		l	レジス :	タ

JMP $(JMP \langle ea \rangle)$

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	4				_			1	4		3	実効ア	ドレス		
0	1	0	0	'	'	'	0	1	1		モート		ι	ノジス	タ

付録A

ADDQ (ADDQ# $\langle \vec{r} - \beta \rangle$, $\langle ea \rangle$)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	1		データ		0	++ /	くブ			実効ア	ドレス		
	'		'		, - ,			,,,	1 ^		モート		l	ノジス :	タ

データ:3ビット、イミディエイト、1-7はそのまま、0は8を表す。サイズ:00=バイト 01=ワード 10=ロングワード

Scc (Scc (ea))

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
_	4		4	_				1	_			実効ア	ドレス		
U	1	0	'	_	コンディ	(ショ)		'	'		モード		l	ノジス	タ

DBcc (DBcc Dn, 〈ラベル〉)

10374				10							_			
0	1	0	1	コンデ	ィショ	ン	1	1	0	0	1	データ	タ・レ	ジスタ

TRAPcc (MC68020) $\begin{pmatrix} TRAPcc, & W\# \langle \vec{r} - \beta \rangle \\ TRAPcc, & L\# \langle \vec{r} - \beta \rangle \\ TRAPcc \end{pmatrix}$

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	1	=	ンディ	ション	>	1	1	1	1	1		モード	
							オペラ	ンド							

モード:010=ワード・オペランド 011=ロングワード・オペランド 100=オペランドなし

SUBQ (SUBQ# $\langle \vec{r} - \beta \rangle$, $\langle ea \rangle$)

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Γ	_	4		4		データ		1	# .	17			実効ア	ドレス		
	0	'	0	1		, - >		'	,,,	1 ^		モード		ı	ノジス	タ

データ: 3ビット、イミディエイト、1-7はそのまま、0は 8 を表す。 サイズ: 00=バイト 01=ワード 10=ロングワイド

Bcc (Bcc 〈ラベル〉)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	1	0		ンディ	ション	,		8 t	ごット	・ディ	スプレ	ースメ	ント	
	8	ピッ	ト・デ	ィスプ	レース	メント	が\$0	0なら1	6ビッ	ト・デ	ィスプ	゚レース	メント		
	8	ビッ	ト・デ	ィスプ	レース	メント	が\$F	Fなら	32ビッ	ト・ラ	ディス	プレー	スメン	 	

BRA (BRA 〈ラベル〉)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	1	0	0	0	0	0		8 E	ット・	ディフ	スプレ-	ースメン	ノト	
	8	3 ビッ	ト・デ	ィスプ	レース	メント	が\$0	0なら1	6ビッ	ト・テ	ィスフ	゜レーフ	スメント		
	8	Bビッ	ト・デ	ィスプ	゚レース	メント	が\$F	F & S	32ビッ	ノト・・	ディス	プレー	スメン	٢	

BSR (BSR 〈ラベル〉)


15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	1	0	0	0	0	1		8 L	ジット・	・ディン	スプレ	ースメ	ント	
	8	ビッ	ト・デ	ィスプ	レース	メント	が\$0	0なら1	6ビッ	ト・デ	ィスプ	゜レース	(メント		
	8	3 ビッ	ト・デ	ィスプ	゚レース	メント	が\$F	Fなら	32ビッ	ソト・	ディス	プレー	スメン	٢	

MOVEQ (MOVEQ# $\langle \vec{r} - \beta \rangle$, Dn)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	1	1	データ	マ・レシ	ブスタ	0				デ-	- タ			

データ:データを32ビットに符号拡張し、 データレジスタへ転送する。

OR
$$\begin{pmatrix} OR & \langle ea \rangle, & Dn \\ OR & Dn, & \langle ea \rangle \end{pmatrix}$$



フードの DIVU/DIVS
$$\begin{pmatrix} \text{DIVU.W } \langle \text{ea} \rangle, & \text{Dn} & 32/16 \rightarrow 16\text{r} : 16\text{q} \\ \text{DIVU.L } \langle \text{ea} \rangle, & \text{Dq} & 32/32 \rightarrow 32\text{q} \end{pmatrix}$$

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
4				_;	4 1	·						実効ア	アドレス	ζ.	
1	0	0	0	アー	ヌ・レ	ンスタ	タイプ	1	1		モート	č.	L	ジス :	タ

タイプ: 0 = DIVU 1 = DIVS

SBCD
$$\begin{pmatrix} SBCD & Dx, Dy \\ SBCD & -(Ax), & -(Ay) \end{pmatrix}$$

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	0	0	デス ョン	ティネ・レジン	ーシ スタ*	1	0	0	0	0	R/M	D.	·ジスタ x/Ax	7 *

 $R/M: 0 = \vec{r} - \beta \cdot \nu \vec{v} \vec{x} \vec{y} \vec{n} \vec{s} \vec{r} - \beta \cdot \nu \vec{v} \vec{x} \vec{y} \vec{n}$

1 = メモリからメモリヘ

*R/M= 0 ならデータ・レジスタ

R/M= 1 ならプリデクリメント・アドレッシング・モードのアドレス・レジスタ

PACK (MC68020) $\begin{pmatrix} PACK & -(Ax), & -(Ay), & \# \langle 整合子 \rangle \\ PACK & Dx, & Dy, & \# \langle 整合子 \rangle \end{pmatrix}$

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	0	0	デスョン	ティネ・レジン	ーシ スタ*	1	0	1	0	0	R/M		ノース・ジス・	
						166	ニット	の整合	子						

 $R/M: 0 = \vec{r} - \beta \cdot \nu \vec{v} \vec{x} \vec{y} \vec{n} \vec{s} \vec{r} - \beta \cdot \nu \vec{v} \vec{x} \vec{y} \vec{n}$

1 = メモリからメモリへ

*R/M= 0 ならデータ・レジスタ

R/M=1ならプリデクリメント・アドレッシング・モードのアドレス・レジスタ

UNPK (MC68020) $\begin{pmatrix} \text{UNPACK} & -(Ax), & -(Ay), & \#\langle 整合子 \rangle \\ \text{UNPAK} & Dx, & Dy, & \#\langle 整合子 \rangle \end{pmatrix}$

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	0	0	デスョン	ティネ・レジ	ニーシ スタ*	1	1	0	0	0	R/M	ソレ	ース・ ジスタ	z *

 $R/M: 0 = \vec{r} - \vec{y} \cdot \vec{v} \cdot \vec{y} \cdot \vec{y}$

1=メモリからメモリへ


*R/M=0ならデータ・レジスタ

R/M=1ならプリデクリメント・アドレッシング・モードのアドレス・レジスタ

SUB $\begin{pmatrix} SUB & \langle ea \rangle, Dn \\ SUB & Dn, \langle ea \rangle \end{pmatrix}$

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1		0	1	データ	7 . 1	ジフカ	0	D I	K*			実効ア	アドレス	ζ	
'	0	0	'	7-5	x · D	/ ^ >		,	r		モー	ド	L	·ジス:	タ
OP T	ード:	バー	(h	ワ	ード		コング	ワード	1	加作					
		000)	0	01	(010		(<	(ea>)	-(<d< td=""><td>n>)-</td><td>< Dn :</td><td>></td><td></td></d<>	n>)-	< Dn :	>	
		100)	10	01		110		(<	(Dn >	-(<e< td=""><td>a>)-</td><td><ea></ea></td><td>></td><td></td></e<>	a>)-	<ea></ea>	>	

SUBA (SUBA (ea), An)




SUBX $\begin{pmatrix} SUBX & Dx, Dy \\ SUBX & -(Ax), & -(Ay) \end{pmatrix}$

_1	5	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	1	0	0	1	デスョン	ティネ・レジン	ーシ スタ*	1	#1	イズ	0	0	R/M		ソースレジス	


サイズ:00=バイト 01=ワード 10=ロングワード

*R/M=0ならデータ・レジスタ


CMP (CMP $\langle ea \rangle$, Dn)



CMPA (CMPA $\langle ea \rangle$, An)



EOR (EOR Dn, $\langle ea \rangle$)




CMPM (CMPM (Ay) +, (Ax) +)



サイズ:00=バイト 01=ワード 10=ロングワード

AND $\begin{pmatrix} AND & \langle ea \rangle, & Dn \\ AND & Dn, & \langle ea \rangle \end{pmatrix}$



ワードの MULU (MULS.W ⟨ea⟩, Dn 16×16→32) ワードの MULS (MULUも同様

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
4	4			テ	ータ・		217	1	1			実効アドレス				
'		0		V	ジスタ		91)	1	_ '		モード		L	/ジス !	タ	

タイプ: 0 = MULU 1 = MULS

ABCD
$$\begin{pmatrix} ABCD & Dy, Dx \\ ABCD & -(Ay), & -(Ax) \end{pmatrix}$$

-	15	14	13				9			17.5			3	2	1	0
	1	1	0	0	デスン・レ	ティネ	ーショ タ* R x	1	0	0	0	0	R/M	ソ・レ	ース・ ジスタ	*Ry

*R/M = 0 ならデータ・レジスタ

R/M = 1 ならプリデクリメント・アドレッシング・モードのアドレスレジスタ

データ・レジスタのEXG (EXG Dx, Dy)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	0	0	1	ータ・ ジスタ	Dx	1	0	1	0	0	0	デレ	ータ・ ジスタ	р


アドレス・レジスタの EXG (EXG Ax, Ay)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	0	0	アレ	ドレス ジスタ		1	0	1	0	0	1	223	ドレス ジスタ	

データ・レジスタとアドレス・レジスタの EXG (EXG Dx, Ay)

W-18	14			Sec. 2000								3	2	1	0
1	1	0	0	デレ	ータ・ ジスタ	Dx	1	1	0	0	0	1	アレ	ドレス ジスタ	Ay

$$\mathbf{ADD} \, \begin{pmatrix} \mathrm{ADD} & \langle \mathrm{ea} \rangle, \, \, \mathrm{Dn} \\ \mathrm{ADD} & \mathrm{Dn}, \, \, \langle \mathrm{ea} \rangle \end{pmatrix}$$



ADDA (ADDA $\langle ea \rangle$, An)

15	14						8			5	4	3	2	1	0
1	1	0	1	ア	ドレス	•	0	P # -	ĸ			実効ア	ドレス		
	L .			レ	ジスタ	An			1.		モード		l	ノジス	タ
OP T	- F :					.	ロング' 111	フード		動作 +(<a< td=""><td></td><td>► < An</td><td>></td><td></td><td></td></a<>		► < An	>		

ADDX $\begin{pmatrix} ADDX & Dy, Dx \\ ADDX & -(Ay), -(Ax) \end{pmatrix}$

15	14	13	12	107010	10	9	8	7	6	5	4	3	2	1	0
1	1	0	1	ディ ショ タ*	スティ コン・レ Rx	ネー・ジス	1	サイ	イズ	0	0	R/M	ソレ	ース・ ジスタ	*Ry

サイズ:00=バイト 01=ワード 10=ロングワード

R/M:0=データ・レジスタからデータ・レジスタへ 1=メモリからメモリへ

*R/M = 0 ならデータ・レジスタ

R/M = 1 $x \in J$ $y \in J$

シフトとローテイト-レジスタ $\begin{pmatrix} ASL & Dx, & Dy \\ ASL \# \langle カウント \rangle, & Dy & E \end{pmatrix}$

					10										0
1	1	1	0	カレ	ウント ジスタ	/ Dx	dr	サイ	゚゚゙゙゙゙゙゙゙゙゚゙゙゙゙゙゙゙゙゚	i/r	タ・	イプ	デレ	ータ・ ジスタ	Dy

カウント/レジスタ:i/r=0ならシフト数

i/r=1 ならシフト数を含んだデータ・レジスタ

dr: 0 = 右 1 = 左

サイズ:00=バイト 01=ワード 10=ロングワード

i/r: 0 = イミディエイト 1 = レジスタ

タイプ:00=算術シフト 10=拡張 X つきローテイト

01=論理シフト 11=ローテイト

シフトとローテイトーメモリ (ASL (ea) など)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1 ,	0
1	1	1			-	/ -°	dr	1	1			実効ア	ドレス		
1	1	'	0	0	21		dr	'	'		モート	· ·	L	ジスタ	

タイプ:00=算術シフト 01=論理シフト 10=拡張X付きローテイト 11=ローテイト

dr: 0 =右 1 =左

ビット・フィールド (MC68020) (BFCHG (ea) {オフセット:ビット幅} など8種)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
							٥	1	4			実効ア	ドレス		
1	1	1	0	1		タイプ	,	'	'		モート	· ·	l	ノジス	タ
0	L	ジスク	Ż	Do		7	ナフセ	ット		Dw		t	ニットす	畐	

タイプ:000=BFTST 100=BFCLR

001 = BFEXTU 101 = BFFFO

010=BFCHG 110=BFSET

011=BFEXTS 111=BFINS

レジスタが000なら BFTST, BFCHG, BFCLR, BFSET

Do: 0 = オフセットはイミディエイト 1 = オフセットはデータ・レジスタ <math>Dw: 0 = ビット幅はイミディエイト 1 = ビット幅はデータ・レジスタ

コプロセッサの命令

cpGEN (MC68020) cpGEN 〈コプロセッサで決まるパラメータ〉

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Γ							. = -	_					実効ア	ドレス		
	1	ו	'	1		コセッサ	一番号	0	0	0	-	モード			レジス	タ
						:	コプロ	セッサ	による	命令部	吾					

cpScc (MC68020) (cpScc $\langle ea \rangle$)

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	4	_	4	4	ا ا	7 4 4	+ 푹 므	0		1			実効で	アドレス	ζ	
1	1	,	1	1	- / -	コセット	が借う	U	0	'		モード	•	l	ノジス	タ
Ì	0	0	0	0	0	0	0	0	0	0		7	プロセン	ソサの特	犬態	

cpDBcc (MC68020) (cpDBcc Dn, $\langle \neg \land \nu \rangle$)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	1	1	コプロ	コセット	サ番号	0	0	1	0	0	1		レジス	タ
0	0	0	0	0	0	0	0	0	0		コプ	ロセッ	サのわ	態	
	ディスプレースメント														

cpTRAPcc (MC68020) $\begin{pmatrix} cpTRAPcc \\ cpTRAPcc \#, \langle \vec{\mathcal{T}} - \mathcal{I} \rangle \end{pmatrix}$

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	1	1	コプロ	マッナ	ナ番号	0	0	1	1	1	1	×	モード	
0	0	0	0	0	0	0	0	0	0		7	プロセ	ッサの	状態	
							オペラ	ランド							

モード:010=ワード 011=ロングワード 100=ディスプレースメント

cpBcc (MC68020) (cpBcc 〈ラベル〉)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	1	1	コプロ	コセッサ	ナ番号	0	1	サイズ		コ	プロセ	ッサの)状態	
						ディ	スプレ	ース	メント						

サイズ: 0=16ビットディスプレースメント 1=32ビットディスプレースメント

cpSAVE (MC68020) (cpSAVE $\langle ea \rangle$)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	_		7-2-	٠ ط	1 2 -	4					実効ア	ドレス		
	'	'	'	- / -	コセッサ	一份写	1	0	0		モード		L	ジスク	Ż

命令のオブジェクト・コード

cpRESTORE (MC68020) (cpRESTORE $\langle ea \rangle$)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	1	1	ا ا	コセッサ	# -	1	1	4			実効ア	ドレス		
	'	'	_ '	176	1699	甘っ	'	0	'		モード		L	/ジス:	タ

コプロセッサ・プリミティブ (MC68020)

(CA:再来ビット (come-again bit) IA:割込み許可ビット (interrupts allowed bit) PC:プログラム・カウンタ PF:プロセス終了の有無ビット (process finished bit) TF:条件の真偽ビット (true/false bit)

SP:PCスキャン・ビット (scanPC)

動作中

									6							
1	PC	1	0	0	1	0	0	0	0	0	0	0	0	0	0	

コプロセッサの複数レジスタの転送

								6	5	4	3	2	1	0
CA	PC	dr	0	0	0	0	1			バイ	ト数			

ステータス・レジスタ転送と PC スキャン

			12												_	
CA	PC	dr	0	0	0	1	SP	0	0	0	0	0	0	0	0	1

スーパバイザ・チェック

						-			6							
CA	PC	0	0	0	1	0	0	0	0	0	0	0	0	0	0	

コプロセッサのレジスタとメイン・メモリとの転送に関する例外

				and the same					7	6	5	4	3	2	1	0
I	CA	PC	dr	0	0	1	0	1				バイ	ト数			

メイン・プロセッサの複数レジスタとの転送

15		-	67.0250	1,500	7/25/0	1000		-							
CA	PC	dr	0	0	1	1	0	0	0	0	0	0	0	0	0

動作ワードの転送

													2			
CA	PC	0	0	0	1	1	1	0	0	0	0	0	0	0	0	

付録A

オペランドなし

													2		255	
CA	PC	0	0	1	0	0	IA	0	0	0	0	0	0	PF	TF	

実効アドレスの確定と転送に関する例外

_ 15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
CA	PC	0	0	1	0	1	0	0	0	0	0	0	0	0	0	1

メイン・プロセッサ・レジスタの転送

15															
CA	PC	dr	0	1	1	0	0	0	0	0	0	D/A	I	レジス	Þ

メイン・プロセッサ制御レジスタの転送

15																
CA	PC	dr	0	1	1	0	1	0	0	0	0	0	0	0	0	

システム・スタックの転送

15	14	13	12	11	10	9	8	7	6	5	4	3		2	1	0
CA	PC	0	1	1	1	0				バ	イト:	長				
				-						長さ	1,	2,	4,	プロ	トコル	ル違反

命令ストリーム転送

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CA	PC	0	0	1	1	1	1				バイ	卜長			

実効アドレスの確定とデータの転送

					10			7	6	5	4	3	2	1	0
CA	PC	dr	1	0	妥当な	実効ア	ドレス				バイ	ト長			

事前命令に関する強制例外

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	PC	0	1	1	1	0	0			べり	フタ・:	オフセ	ット		

事中命令に関する強制例外

_15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	PC	0	1	1	1	0	1			べ	クタ・	オフセ	ット		

命令のオブジェクト・コード

事後命令に関する強制例外

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	PC	0	1	1	1	1	0			べり	フタ・フ	オフセ	ット	94	

確定済み実効アドレスへの書込み

15								6	5	4	3	2	1	0
CA	PC	1	0	0	0	0	0			バイ	卜長			

付録B

68K プロセッサの インターフェース

この付録 B では, 68 K プロセッサと 6800 ファミリの周辺チップとのインターフェースおよびコプロセッサとのインターフェースについて述べる.


6800ファミリとのインターフェース

Motorola 社が 68000 を発表した時点では,16 ビット・データ・バスト**非同期** バス制御という 2 点で,「うまく使える」ような周辺チップが少なかった.* しかし,同社にはその前に開発した一連のプロセッサとして 6800 ファミリがあり,そこで利用できる多数の周辺チップがあった. しかも,68000 を基本とするシステムの開発を始めるにあたり,68000 と完全にコンパチブルな周辺チップを待っている余裕がなかったので,68000 や 68010,68012 に信号を3つ加え,6800 ファミリのデバイスとインターフェースできるようにした.

すでに述べたように、68K プロセッサでは非同期ハンドシェイキングを用いて周辺装置とのデータ転送を行っているが、6800 ファミリではデータの同期転送が必要であった。そこで、68000 に送られる 6800 ファミリの信号を用いて、同期ハンドシェイキングをエミュレートできるようにした。

必要な信号は有効メモリ・アドレス信号 (\overline{VMA}) , 有効周辺アドレス信号 (\overline{VPA}) , イネーブル信号 (E) である. 同期方式のリード/ライト・サイクルのタイミングを**図B. 1** に示す. 68K がアドレス・バスにアドレスを出力してアドレス・ス

^{*} 多くは8ビット・データ・バスをもち、同期バス制御を使っていた.



図B.1 68000 の周辺デバイスとの同期リード/ライトのタイミング

トローブをアサートすると、外部ロジックではアドレス・ライン上の情報がデコードされるのを待っている。もし 6800 の周辺デバイスがアクセスされると外部ロジックは \overline{VPA} 入力をアサートするが、これは、同期タイミング信号を用いたデータ転送の続行を 68K に知らせている(クロックはE信号による)。

リード・サイクルにおいて、6800 の周辺デバイスは、Eがハイのときにデータ・バス上にデータを置くようになっている。Eの立下がりエッジは、非同期転送の場合における \overline{DTACK} よりも確実に、データ転送の完了を示している。こうして 68K のストローブ信号がネゲートされ、アドレス・バスが高インピーダンス状態に戻り、普通の様式でサイクルが完了したことになる。

6800の リード / ライト・ タイミング 図B. 1に示したように,リード動作とライト動作とでは CLK サイクルの総数が異なる.しかしこれだけで,6800 タイプのリード動作がライト動作よりも4 CLK サイクルだけ多いと決めてはならない.いつもこうなっている訳ではなく,実際の CLK サイクル数は Eの位相に関係している. Eのデューティ・サイクルは40% あり,ハイが 4 CLK ピリオド,ローが 6 CLK ピリオドある.ここに示したライト・サイクルでは,E は命令実行サイクルと同期しており,この場合のライト・サイクルでは,実行に必要な最小限の CLK サイクルしか取らない.68K は,E と同期するために,**ウェイト状態**を自動的に挿入する.

68KがVPA信号を受け取ると、周辺装置にVMA信号を出力する。応用面では、この信号は周辺装置におけるチップ選択入力といろいろな点で関係して

いる。68008 では \overline{VMA} 信号がないが、外部ロジックは \overline{VMA} をアサートしなければならない。

リード・サイクルやライト・サイクルの最後に、68K が \overline{AS} をネゲートし、その後 1 CLK ピリオドの範囲で、システムの周辺デバイスやアドレスをデコードするロジックは、 \overline{VPA} 信号をネゲートしなければならない。そうでないと、次のサイクルも 6800 タイプのものとみなされる。

応用可能な 範囲

最近よく使われる周辺デバイスは、その大部分が非同期転送形式で使えるので、新しいシステムでは6800ファミリのインターフェース信号を使う必要がなくなった。68020のパッケージはこの種の信号を含んでいない。

コプロセッサのインターフェース

プロセッサ 68020 にはコプロセッサのインターフェースがある. コプロセッサは, 主プロセッサの拡張として働く目的をもった特殊なプロセッサである. 現在のところ, 68020 では 2 つのコプロセッサが使える.* 1 つは浮動小数点プロセッサ 68881 で, 他はページ・メモリ管理ユニット 68851 である.

コプロセッサと普通の周辺プロセッサとでは、プロセッサに対するインターフェースの点で異なる。周辺プロセッサは、MOVEのような普通のプログラム命令で主プロセッサと情報を交換するが、コプロセッサは主プロセッサの一部のように考えてよく、プログラマはアセンブリ言語を用いて情報をわかりやすい形で交換することができる。

68020 のコプロセッサ命令は、次図に示すように、F ラインを使う。主プロセッサがF ライン命令にであうと、CPU 空間サイクルになる。このサイクルの一部として、命令コードに含まれた主プロセッサは、コプロセッサ識別番号(cp-id)をエンコードする。もしこのコプロセッサがないと、外部ロジックは \overline{BERR} をアサートし、主プロセッサはF ライン・ベクタを立ててトラップする。

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	1	1		cpid		0	0	0	2	モード		L	ジス	タ
						コプ	ロセッ	サ命	令						
	延長ワード (オプション)														

^{* 8}個まで接続可能である.

68 Kプロセッサのインターフェース

しかし、このコプロセッサがあると、コプロセッサと主プロセッサの間で一連の双方向転送が始まる.* 主プロセッサは、コプロセッサにどのコマンドが命令の OP コードによって示されるように必要となったかを示し、コプロセッサは主プロセッサに必要なオペランドのフェッチを求めて、コマンドを実行する.その後、コプロセッサから主プロセッサに必要なデータを戻すが、コプロセッサでコマンドを実行している間は、主プロセッサはこのコプロセッサをポールし続ける. 完了したことがわかると、主プロセッサは本来の命令実行に戻る.

こういう「大きな組織(スキーム)」では、コプロセッサ以外の周辺装置をインターフェースするのと少し方法が異なる。大きな違いは必要なマクロコードおよびマイクロコードにある。すなわち、プロセッサは周辺装置と通信するのに一連の標準命令を用いるが、コプロセッサ・インターフェースに対する実行命令は、完全なマイクロコードである。この実行命令は、外部命令のフェッチをまったく必要としないので、かなり速く実行できる。プログラマもインターフェースを詳しく知る必要がなく、コプロセッサ命令のシンタックスだけを知ればよい。

68K プロセッサの中で、コプロセッサ・インターフェースをマイクロコードで行っているのは 68020 だけである. しかし、インターフェースには制御ラインを、さらに追加しなくてもよいので、他の 68K ファミリは、68020 で示された CPU 空間の転送をエミュレートして、コプロセッサとインターフェースすると考えてよい. このインターフェースの詳細は、本書の範囲外である. 68020で利用できるコプロセッサの動作はユーザにわかりやすいが、特定のコプロセッサ・プリミティブの詳細はここでは扱わない.

^{*} もしコプロセッサが稼動中ならば、主プロセッサは待機している. データの転送が必要なら、68020から転送した後に問い合わせを行う.

付録C

68K ファミリにおける 相違点

ここに 68K ファミリに含まれる各 CPU の相違点をまとめる.

●データ・バスの大きさ(ビット数)

8, 16, 32

●アドレス・バスの大きさ(ビット数)

30 (+A31)

●キャッシュ/ループ

なし

なし

3ワード・ループ

3 ワード・ループ

128 ワード・キャッシュ

●仮想メモリ/仮想システム

不可

68 Kファミリにおける相違点

68008 不可

68010 可能

68012 可能

68020 可能

●メモリ・アラインメント

68000 ワード, ロングワード, 命令, スタックで偶数アラインメント を必要とする.

68008 ワード, ロングワード, 命令, スタックで偶数アラインメント を必要とする.

68010 ワード, ロングワード, 命令, スタックで偶数アラインメント を必要とする.

68012 ワード, ロングワード, 命令, スタックで偶数アラインメント を必要とする.

68020 命令のみ偶数アラインメントを必要とする.

●制御レジスタ

68000 なし

68008 なし

68010 SFC, DFC, VBR

68012 SFC, DFC, VBR

68020 SFC, DFC, VBR, CACR, CAAR

●スタック・ポインタ

68000 USP, SSP

68008 USP, SSP

68010 USP, SSP

68012 USP, SSP

68020 USP, SSP (MSP, ISP)

●68020 に追加されたアドレッシング・モード

メモリ間接,スケールつき間接,ディスプレースメントの大きさ

●68020 に追加された命令

Bcc

32ビット・ディスプレースメントをサポートする

BFxx

新しい命令

BKPT

外部操作による置き換えをサポートする

BRA

32ビット・ディスプレースメントをサポートする

BSR

32ビット・ディスプレースメントをサポートする

CALLM

新しい命令

CAS, CAS 2

新しい命令

CHK

32ビット命令をサポートする

CHK 2

新しい命令

CMP 1

新しいアドレッシング・モード

CMP 2

新しい命令

cpxx

新しい命令タイプ

DIVS, DIVU 32ビットと64ビットをオペランドできる

EXTB

8ビット延長を32ビットにできる

LINK

32ビット・ディスプレースメントをサポートする

MOVEC

新しい制御レジスタをサポートする

MULS/MULU

32ビット・オペランドをサポートする

PACK

新しい命令

RTM

新しい命令

TST

新しいアドレッシング・モード

TRAPcc

新しい命令


UNPK

新しい命令


付録D

パッケージ

68ピンのチップ・キャリヤ (68000, 68010)



114ピン・グリッド・アレイ (68020)



Motorola 社の好意による

付録D

68ピン・グリッド・アレイ (68000, 68010)

к	0	0	0	0	0	0	0	0	0	·
J	0	0	0	0	0	0	0	0	0	\odot
н	0	0	0					0	0	0
G	0	\odot							\odot	\odot
F	0	\odot			嘘	面図			0	0
E	0	\odot			AES.	띄짇			\odot	0
D	0	0							0	\odot
С	0	0	0					0	0	0
В	0	\odot	0	0	0	\odot	0	0	0	0
A	0	0	0	0	0	0	0	0	0	0
0	_	2	3	4	5	6	7	8	9	10

68ピン・グリッド・アレイのピン配置図 (68000, 68010)

## 接続しない AS A3 D1 A4 D2 A5 D4 A6 D5 A7 D7 A8 D8 A9 D10 A10 D12 B1 DTACK B2 B3 B4 D0 B5 D3 B6 B7 D9 B8 D11 B9 D13 B10 C1 BBGACK C2 BG C3 C3 C10 A22 D1 BR D2 VCC D9 VSS D10 A21 E1 CLK E2 VSS E9	Pin Number	Function
A3		
A4 D2 A5 D4 A6 D5 A7 D7 A8 D8 A9 D10 A10 D12 B1 DTACK B2 LDS B3 UDS B4 D0 B5 D3 B6 D6 B7 D9 B8 D11 B9 D13 B10 D15 C1 BGACK C2 BG C3 R/W C8 D13 C9 A23 C10 A22 D1 BR D2 VCC D9 VSS D10 A21 E1 CLK E2 VSS	100/201	100000
A5 D4 D5 D7 A8 D8 D10 D12 DTACK LDS B3 UDS B4 D0 B5 D3 B6 D6 B7 D9 B8 D11 B9 D13 B10 D15 C1 BGACK C2 BG C3 R/W C8 D13 C9 A23 C10 A22 D1 BR D2 VCC D9 VSS D10 A21 E1 CLK E2 VSS		
A6 A7 A8 D8 A9 D10 A10 D12 B1 DTACK B2 LDS B3 UDS B4 D0 B5 D3 B6 D6 B7 D9 B8 D11 B9 D13 B10 D15 C1 C1 BGACK C2 BG C3 C3 R/W C8 D13 C9 A23 C10 A22 D1 BR D2 VCC D9 VSS D10 A21 E1 CLK E2 VSS		
A7 A8 A9 D10 A10 D12 B1 DTACK B2 B3 UDS B4 D0 B5 D3 B6 D6 B7 D9 B8 D11 B9 D13 B10 D15 C1 C1 BGACK C2 BG C3 C3 R/W C8 D13 C9 A23 C10 A22 D1 BR D2 VCC D9 VSS D10 A21 E1 CLK E2 VSS	A5	D4
A8 A9 D10 D12 B1 DTACK B2 DTACK B2 B3 D0 B5 B4 D0 B5 D3 B6 D6 B7 D9 B8 D11 B9 D13 B10 D15 C1 C1 BGACK C2 BG C3 C3 R/W C8 C10 A22 D1 BR D2 VCC D9 VSS D10 A21 E1 CLK E2 VSS	A6	D5
A9 A10 B1 B1 DTACK B2 B3 B4 D0 B5 B6 B7 D9 B8 D11 B9 D13 B10 C1 C1 BGACK C2 BG C3 C3 R/W C8 C10 A22 D1 BR D2 VCC D9 VSS D10 A21 E1 CLK E2 VSS	A7	D7
A10 B1 B1 DTACK B2 B3 UDS B4 D0 B5 D3 B6 D6 B7 D9 B8 D11 B9 D13 B10 D15 C1 C2 C3 C3 R/W C8 C10 A22 D1 BR D2 VCC D9 VSS D10 A21 E1 CLK E2 VSS	A8	D8
B1 DTACK B2 LDS B3 UDS B4 D0 B5 D3 B6 D6 B7 D9 B8 D11 B9 D13 B10 D15 C1 BGACK C2 BG C3 R/W C8 D13 C9 A23 C10 A22 D1 BR D2 VCC D9 VSS D10 A21 E1 CLK E2 VSS	A9	D10
B2 LDS B3 UDS B4 D0 B5 D3 B6 D6 B7 D9 B8 D11 B9 D13 B10 D15 C1 BGACK C2 BG C3 R/W C8 D13 C9 A23 C10 A22 D1 BR D2 VCC D9 VSS D10 A21 E1 CLK E2 VSS	A10	D12
B3	B1	DTACK
B4 D0 B5 D3 B6 D6 B7 D9 B8 D11 B9 D13 B10 D15 C1 BGACK C2 BG C3 R/W C8 D13 C9 A23 C10 A22 D1 BR D2 VCC D9 VSS D10 A21 E1 CLK E2 VSS	B2	LDS
B5 D3 B6 D6 B7 D9 B8 D11 B9 D13 B10 D15 C1 BGACK C2 BG C3 R/W C8 D13 C9 A23 C10 A22 D1 BR D2 VCC D9 VSS D10 A21 E1 CLK E2 VSS	B3	UDS
B6 D6 B7 D9 B8 D11 B9 D13 B10 D15 C1 BGACK C2 BG C3 R/W C8 D13 C9 A23 C10 A22 D1 BR D2 VCC D9 VSS D10 A21 E1 CLK E2 VSS	B4	D0
B7 B8 B9 D11 B9 D13 B10 D15 C1 BGACK C2 BG C3 C3 R/W C8 D13 C9 A23 C10 A22 D1 BR D2 VCC D9 VSS D10 A21 E1 CLK E2 VSS	B5	D3
B8 D11 B9 D13 B10 D15 C1 BGACK C2 BG C3 R/W C8 D13 C9 A23 C10 A22 D1 BR D2 VCC D9 VSS D10 A21 E1 CLK E2 VSS	B6	D6
B9 D13 B10 D15 C1 BGACK C2 BG C3 R/W C8 D13 C9 A23 C10 A22 D1 BR D2 VCC D9 VSS D10 A21 E1 CLK E2 VSS	B7	D9
B10 C1 BGACK C2 BG C3 R/W C8 D13 C9 A23 C10 A22 D1 BR D2 VCC D9 VSS D10 A21 E1 CLK VSS	B8	D11
C1 BGACK C2 BG C3 R/W C8 D13 C9 A23 C10 A22 D1 BR D2 VCC D9 VSS D10 A21 E1 CLK E2 VSS	B9	D13
C2	B10	D15
C3 R/W C8 D13 C9 A23 C10 A22 D1 BR D2 VCC D9 VSS D10 A21 E1 CLK E2 VSS	C1	BGACK
C8 D13 C9 A23 C10 A22 D1 BR D2 VCC D9 VSS D10 A21 E1 CLK E2 VSS	C2	BG
C9 A23 C10 A22 D1 BR D2 VCC D9 VSS D10 A21 E1 CLK E2 VSS	C3	R/W
C10 A22 D1 BR D2 VCC D9 VSS D10 A21 E1 CLK E2 VSS	C8	D13
D1 BR D2 VCC D9 VSS D10 A21 E1 CLK E2 VSS	C9	A23
D2 VCC D9 VSS D10 A21 E1 CLK E2 VSS	C10	A22
D9 VSS D10 A21 E1 CLK E2 VSS	D1	BR
D9 VSS D10 A21 E1 CLK E2 VSS	D2	VCC
D10 A21 E1 CLK VSS	D9	
E2 V _{SS}	D10	
55	E1	CLK
	E2	VSS
1 400	E9	VCC
E10 A20	E10	

Pin Number	Function
F1	HALT
F2	RESET
F9	A18
F10	A19
G1	VMA
G2	VPA
G9	A15
G10	A17
H1	E
H2	IPL2
H3	IPL1
Н8	A13
Н9	A12
H10	A16
J1	BERR
J2	IPLO
J3	FC1
J4	接続しない
J5	A2
J6	A5
J7	A8
J8	A10
J9	A11
J10	A14
K1	接続しない
K2	FC2
K3	FC0
K4	A1
K5	A3
K6	A4
K7	A6
K8	A7
K9	A9
K10	接続しない


114ピン・グリッド・アレイのピン配置図 (68020)

Pin Number	Function
A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 A13	BGACK A1 A31 A28 A26 A23 A22 A19 VCC GND A14 A11 A8
B1 B2 B3 B4 B5 B6 B7 B8 B9 B10 B11 B12 B13	N.C. BG BR A30 A27 A24 A20 A18 GND A15 A13 A10 A6
C1 C2 C3 C4 C5 C6 C7 C8 C9 C10 C11 C12 C13	RESET CLOCK N.C. A0 A29 A25 A21 A17 A16 A12 A9 A7

Pin Number	Function
D1	VCC
D2	VCC
D3	N.C.
D4-D11	–
D12	A4
D13	A3
E1	FCO
E2	RMC
E3	VCC
E4-E11	—
E12	A2
E13	OCS
F1	SIZO
F2	FC2
F3	FC1
F4-F11	—
F12	N.C.
F13	IPEND
G1	ECS
G2	SIZ1
G3	DBEN
G4-G10	-
G11	VCC
G12	GND
G13	VCC
H1 H2 H3 H4-H11 H12 H13	DSACKO - IPL2 GND
J1	DSACK1
J2	BERR
J3	GND
J4-J11	-
J12	IPL0
J13	IPL1

Pin Number	Function			
K1	GND			
K2	HALT			
K3	N.C.			
K4-K11	_			
K12	D1			
K13	D0			
L1	AS_			
L2	R/W			
L3	D30			
L4	D27			
L5	D23			
L6	D19			
L7	GND			
L8	D15			
L9	D11			
L10	D7			
L11	N.C.			
L12	D3			
L13	D2			
M1	DS			
M2	D29			
M3	D26			
M4	D24			
M5	D21			
M6	D18			
M7	D16			
M8	Vcc			
M9	D13			
M10	D10			
M11	D6			
M12	D5			
M13	D4			
N1	D31			
N2	D28			
N3	D25			
N4	D22			
N5	D20			
N6	D17			
N7	GND			
N8	VCC			
N9	D14			
, N10	D12			
N11	D9			
N12	D8			
N13	N.C.			

48ピン・デュアル・インライン・ パッケージ (68008)



64ピン・デュアル・インライン・ パッケージ (68000, 68010)

D4C	1	64	D D5
D3 🗖	2	63	DD6
D2C	3	62	D D7
D1C	4	61	D8
D0 🗀	5	60	□ D9
AS	6	59	D D10
UDS	7	58	D D11
LDS	8	57	D 12
R/W C	9	56	D13
DTACK	10	55	D 14
BG		54	D 15
BGACK C	12	53	GND
BR	13	52	□ A23
V _{CC}	14	51	A22
CLK	15	50	□ A21
GND	16	49	D VCC
HALT	17	48	A20
RESET	18	47	□ A19
VMA	19	46	□ A18
E	20	45	A 17
VPA	21	44	□ A16
BERR	22	43	A 15
IPL2	23	42	A 14
IPL1	24	41	A 13
IPLO C	25	40	D A12
FC2	26	39	D A11
FC1	27	38	D A10
FC0	28	37	D A9
A1	29	36	D A8
A2 🗖	30	35	D A7
A3 🗖	31	34	DA6
A4 🗆	32	33	DA5

(68012のパッケージについては非公開)

付録E

68020の キャッシュにおける動作

プロセッサの実行時間の大部分はループを実行するのに使われる. したがって、プロセッサの効率を改善する方法として、高速メモリをキャッシュとし、命令をプロセッサで容易に利用できる形のループにすることが多い. これは命令をキャッシュ・メモリに読み込み、外部メモリから命令をフェッチするよりも速く実行することが可能である*1

「まったくウェイトのない状態」のメモリをキャッシュとして使う構成が多い. リード・サイクルの間のウェイト状態を省くと、プロセッサの実行速度は確かに よくなる. 68020 では、「オンチップ」命令キャッシュを具体化して、この方向 に進んだ. このキャッシュのアクセスはどんな外部バスでもフェッチせずに行 える.

このオンチップ・キャッシュは、メモリから 64 個のロングワード・エントリを格納でき、各エントリは「タグ」・フィールド、「有効」ビット、32 ビットの命令データからできている。タグ・フィールドは上位 24 ビットのアドレス(A8-A31)と FC 20 値を含んでいる*2(ユーザ空間とスーパバイザ空間を区別する).

68020 で命令のフェッチを要するときは、この命令がキャッシュにあるかどうかを見るために、キャッシュを最初に調べる.これは命令アドレスの A2-A7ビット*3 をインデックスとしてキャッシュを調べることで行う.さらにこ

^{*1} パイプライン処理を用いているので、命令のフェッチが実行に間に合わない.

^{*2 4} ギガバイトのメモリ空間を 256 バイト/ブロックで区切る.

^{*3} タグと有効ビットを組み合わせたものが64個あり、この6ビットでその 1つを選択する. その意味でインデックスである.


のエントリに対応するタグ・フィールドと FC2 コードを調べ,それがA8-A 31 ビットと一致しており,また有効ビットがセットされていれば,キャッシュの「**ヒット**」が起こる。A1 ビットをロングワード・エントリのオフセットとしてワードを選び,プロセッサは外部フェッチをやらずに命令の実行を始める。

タグ・フィールドが一致しないか有効ビットがリセットされていると、キャッシュ・「ミス」が起こり、プロセッサは普通のリード・サイクルによって、メモリから命令をフェッチする。命令を読み込んだとき、それをキャッシュに書き込み、タグ・フィールドを更新し、有効ビットをセットする。

68020 では命令のキャッシュだけが使われており、データのフェッチは外部 メモリ・サイクルを常に要することに注意されたい.*

キャッシュ制御

命令キャッシュは常に必要ではなくまた、有効とも限らない。たとえばハードウェアにおけるエミュレーションでは、そのようすによってエミュレーションを容易にするため、外部フェッチを要することもある。68020 ではキャッシュ制御レジスタ(CACR)とキャッシュ・アドレス・レジスタ(CAAR)によって、キャッシュのアクセスを制御することができる。CAAR はキャッシュ・エントリのクリアだけに使われる(下の CE 参照)。



図E.1 キャッシュ制御レジスタ (CACR)

CACR は 32 ビット・レジスタで、**図E**. 1 に示すように、4 ビットだけが使われる. そのアクセスは MOVEC (制御の転送; move control) 命令で行うが、これは特権命令である. CACR のこの 4 ビットは次のようになっている.

E-キャッシュの使用可能

このビットがセットされていると、普通のキャッシュ機能が使用可能になる. クリアされていると、キャッシュの使用が禁止され、命令のフェッチを外部サ

^{*} 命令はキャッシュにあるので、命令の先読み(プリフェッチ)とデータの 読込みが並行して行える.


イクルで行う. ハードウェアをリセットすると、このビットは常にクリアされる.

F--キャッシュの凍結

このビットがセットされていると、キャッシュの内容がロックされ、更新できなくなる*1 それでもキャッシュ・ヒットは起こり得るが、キャッシュ・ミスによるキャッシュ・エントリの置換えはできない。ハードウェアをリセットすると、このビットも常にクリアされる。

CE-エントリのクリア

このビットがセットされていると、CAARで与えられたインデックスに対応するキャッシュ・エントリの有効ビットがクリアされる*2この動作はCACRをMOVEC命令で設定したときだけ使える(ビットは書出し専用である). 図E. 2に CAAR のフォーマットを示した.



図E.2 キャッシュ・アドレス・レジスタ(CAAR)

C-キャッシュのクリア

この書出し専用ビットを MOVEC 命令でセットすると, キャッシュ・エント リはすべて無効になる (たとえばタスク・コンテキスト・スイッチの一部)*3

キャッシュの使用禁止

キャッシュ・ディスエーブル入力(CDIS)信号は、キャッシュを動的に使用禁止にする. 外部ロジックが CDIS をアサートした後で、次のどんな命令のフェッチも外部メモリを経由するようになり、CACR のキャッシュ・イネーブル・ビット Eの状態に関係しない. 外部ロジックが CDIS をネゲートすると、次の命令のフェッチから再び使用可能になる.

^{*1} よく使われるルーチンがキャッシュにあるときは有効である.

^{*2} タグには関係しない. またこれによって、命令キャッシュへの入力を禁止する.

^{*3} マルチタスク・システムで、タスクを切り換えるためのスイッチ.この場合、前のタスクの状態を保存する必要がある.

日本語版補遺

本補遺は、本文を補足説明するために、日本語版につけ加えた ものである。

補遺 I では、68000 系アセンブラ語で、アセンブラ・プログラムを作成する場合の、基本的知識──文法について説明する. また補遺 II は、機械語命令の中のコプロセッサ命令について補足するものである.

日立プロセスコンピュータエンジニアリング (株) 技術教育センタ長 加藤木和夫

I. アセンブラの文法

- 1. 書式
- 2. ラベル
- 3. 命令実行文の書き方
- 4. アドレッシング・モードの書き方
- 5. アセンブラ制御文
- 6. データ形式
- 7. 例

Ⅱ. コプロセッサの命令について

- 1. コプロセッサ命令
- 2. MC 68881 で定義される命令

アセンブラの文法

1. 書 式

アセンブラ・プログラムは複数の文からなり、文には次の2種類がある.

- ●実行命令文
- ●アセンブラ制御文

実行命令文は,第4章に記述した機械語命令に1対1で対応している.一方,アセンブラ制御文は,機械語命令に対応する文ではなく,アセンブラ・プログラムを機械語に変換する処理プログラム(すなわちアセンブラ)への指定文である.

ラベル・	X	オペレーション・	X	オペランド・	X	コメント・	改
フィールド	1)	オペレーション・ フィールド	4)	フィールド	6)	フィールド	行

付図1 文の書式

ラベル・	オペレーション・	オペランド・	コメント・
フィールド	フィールド	フィールド	フィールド
	MOVE. L	D1, D3	1
TOP	ADD. W	D2, D3	; ; ;
	SUBQ. W	#100, D3	1
	BNE	TOP	; L00P
	RTS		

付図2 文の書式例

アセンブラ・プログラムは、この2種類の文を組み合わせて作成するわけで あるが、文の書き方には一定の書式がある.

付図1に文の書式を示す.

アセンブラ・プログラムは1行1文が基本で、1文が複数行にまたがることはない. しかしアセンブラによっては、1行に複数個の文を書くことができる.

付図1において、各フィールドは必要がなければ書かなくともよい. 改行だけからなる文——空文——は無視されるのが普通である.

各フィールドの間には、区切りとして、1文字以上の空白が必要である。アセンブラによっては、コメント・フィールドの始めに特殊文字――たとえばセミコロン(;)――を書くこともあるが、詳細は各アセンブラ言語マニュアルを参照されたい。


付図2に一例を示す.

2. ラベル

2.1 ラベルの意味と書き方

ラベルは、プログラムやデータの位置(ロケーション)を示すものである. たとえば、分岐命令(BRA、BEQ、……)の飛び先、データを格納するメモリ 領域、記号名の定義などに用いる.

●例1 分岐命令の飛び先



I アセンブラの文法

●例2 データの格納場所

COUNT DS 1


●例3 記号名の定義

CASE EQU 10

ラベルは英数字の列で表現する. 文字の個数はアセンブラによって異なり、 また英数字以外の特殊文字(たとえばアンダスコア)を何字か使えるアセンブ ラも多い.

なお, 先頭の文字が数字であってはならない.

(注) ラベルと次のオペランド・フィールドの区切り記号として, コロン(:) を用いるアセンブラもある.



付図3 ラベルの有効範囲

2.2 ラベルの有効範囲

プログラムやデータにおいて用いたラベルは,アセンブル単位内でしか参照できない.このことを,ラベルには有効範囲があるという.すなわち,ラベルの有効範囲は,このラベルを含むプログラムを単位として定められている.

ただし、外部からラベルを参照できる方法もある。これにはアセンブラ制御 文を使用する。**付図3**に例を示す。

●例1 アセンブル単位内(内部名)

LOOP, _SUB がラベルである. _MAIN や_SUB のように, ルーチン名の先頭にアンダスコアをつけると識別しやすい.

●例2 外部から参照できるラベル(外部名)

アセンブラ制御文 XDEF に現われたラベルは、別のアセンブル単位から参照できる。ここで、外部参照を示すアセンブラ制御文 XDEF、XREF はアセンブラによって表現が異なるので、注意されたい。

3. 命令実行文の書き方

命令実行文は機械語命令と1対1に対応する文であり、その記述は、オペレーション・フィールドとオペランド・フィールドに分けて書く.

オペレーション・フィールドには機械語命令のニーモニック・コードを記述 し、オペランド・フィールドにはオペランド(操作するデータ)を記述する.

オペレーション・フィールドのニーモニック・コードに続いて、操作するデータの大きさを指定する「オペランド・サイズ」を記述する.

オペランド・サイズの指定は、B(バイト)、W(ワード)、L(ロングワード)の3種である。書き方の一例を示す。

MOVE. L D1, D2

なお、機械命令によっては暗黙にオペランド・サイズが定まっているものもあり、その場合は記述する必要がない。また、実数データを扱う場合はオペランド・サイズの種類が増えるが、これについては**補遺Ⅱ.2**を参照されたい。

オペレーション・フィールドの次のオペランド・フィールドには、処理すべきデータまたはそのアドレスを書く。命令実行文の多くはデータを処理するもので、68Kの場合はオペランドを2個記述する形をとり、オペランドとオペランドの間はコンマ(,)で区切る。

付表1 (142~146ページ) に、機械語命令のニーモニックとオペランド・サイズ、オペランド・シンタックスおよびその具体例を示す。

付表1 実行命令文

分	機械語命令の	*^	ラン	ن .	オペランドの		((ea) は)
類	ニーモニック	-	52.485 I	ズ	シンタックス	使用的	付表 2 参照
XX.	- (-//	,	1	^	/////		Por S. Sauce
	EXG		L		Rn, Rn	EXG	D1, D2
	LEA		L		⟨ea⟩, An	LEA	(ea), A1
	LINK		W,	L	An, ‡〈ディスプレースメント〉	LINK	A1, #-18
デ	MOVE	В,	W,	L	$\langle ea \rangle$, $\langle ea \rangle$	MOVE. L	⟨ea⟩, ⟨ea⟩
1	MOVEA		W,	L	⟨ea⟩, An	MOVEA. L	⟨ea⟩, A1
タ	MOVEC		L		Rn, RcまたはRc, Rn	MOVEC	USP, A1
転	MOVEM		W,	L	リスト、〈ea〉	MOVEM. L	
送					〈ea〉、リスト	MOVEM.L	(A7) +, D1-D7/A1-A6
命	MOVEP		W,	L	Dn, (d ₁₆ , An)	MOVEP. L	D1, (10, A1)
令					(d ₁₆ , An), Dn	MOVEP. L	(10, A1), D1
	MOVEQ		L		#〈データ〉, Dn	MOVEQ	#1, D1
	PEA		L		⟨ea⟩	PEA	⟨ea⟩
	UNLK		L		An	UNLK	A1
	ADD	В,	W,	L	Dn, 〈ea〉	ADD. L	D1, 〈ea〉
					⟨ea⟩, Dn	ADD. L	⟨ea⟩, D1
	ADDA		W,	L	⟨ea⟩, An	ADDA. L	⟨ea⟩, A1
	ADDI	В,	W,	L	#〈データ〉, 〈ea〉	ADDI. L	#\$FFFFFF, <ea></ea>
	ADDQ	В,	W,	L	#〈データ〉, 〈ea〉	ADDQ. L	#1, <ea></ea>
	ADDX	В,	W,	L	Dn, Dn	ADDX.L	D1, D2
					-(An), -(An)	ADDX.L	-(A1), -(A2)
	CLR	В,	W,	L	(ea)	CLR. W	$\langle \mathtt{ea} \rangle$
	CMP	В,	W,	L	⟨ea⟩, Dn	CMP. W	⟨ea⟩, D1
整	CMPA		W,	L	⟨ea⟩, An	CMPA.L	⟨ea⟩, A1
	CMPI	В,	W,	L	# $\langle \vec{r} - g \rangle$, $\langle ea \rangle$	CMPI.L	#1, <ea>></ea>
数	СМРМ	В,	W,	L	(An) +, (An) +	CMPM.L	(A1) +, (A2) +
算	CMP2	В,	W,	L	⟨ea⟩, Rn	CMP2. W	⟨ea⟩, D1
術	DIVS		W		⟨ea⟩, Dn	DIVS. W	⟨ea⟩, D1
			L		⟨ea⟩, Dq	DIVS. L	⟨ea⟩, D1
演			L		⟨ea⟩, Dr∶Dq	DIVS.L	⟨ea⟩, D1:D2
算	DIVU		W,	L	DIVSに同じ		
命	DIVSL		L		⟨ea⟩, Dr∶Dq	DIVSL.L	$\langle ea \rangle$, D1:D2
	DIVUL		L		⟨ea⟩, Dr∶Dq	DIVUL. L	$\langle ea \rangle$, D1: D2
令	EXT		W,	L	Dn	EXT. W	D1
	EXTB		L		Dn	EXTB. L	D1
	MULS		W		⟨ea⟩, Dn	MULS. W	$\langle ea \rangle$, D2
			L		⟨ea⟩, DI	MULS.L	$\langle ea \rangle$, D2
			L		⟨ea⟩, Dh∶Dl	MULS. L	$\langle ea \rangle$, D1:D2
	MULU		W,	L	MULSに同じ		
	NEG	В,	W,	L	⟨ea⟩	NEG. L	$\langle ea \rangle$
	NEGX	В,	W,	L	⟨ea⟩	NEGX.L	$\langle \mathtt{ea} angle$
	SUB	B,	W,	L	⟨ea⟩, Dn	SUB. L	⟨ea⟩, D1
		В,	W,	L	Dn, (ea)	SUB. L	D1, (ea)

命令実行文の書き方

分	機械語命令の	オペランド・	オペランドの	/# E (la
類	ニーモニック	サイス	シンタックス	使用例 (ea) は 付表 2 参照)
整数算術演算命令	SUBA SUBI SUBQ SUBX	A COLUMN TO A COLU	# $\langle \vec{r} - \mathcal{A} \rangle$, $\langle ea \rangle$ # $\langle \vec{r} - \mathcal{A} \rangle$, $\langle ea \rangle$	SUBA. L $\langle ea \rangle$, A1 SUBI. W #100, $\langle ea \rangle$ SUBQ. L #1, $\langle ea \rangle$ SUBX. L D1, D2 SUBX. L $-(A1)$, $-(A2)$
論 理 命 令	AND ANDI EOR EORI NOT OR ORI Scc TST	B, W, L	Dn, $\langle ea \rangle$ $\# \langle \vec{r} - \beta \rangle$, $\langle ea \rangle$ Dn, $\langle ea \rangle$ $\# \langle \vec{r} - \beta \rangle$, $\langle ea \rangle$	AND.L (ea), D1 AND.L D1, (ea) ANDI.L #1, D1 EOR.L D1, (ea) EORI.L #\$FFFFFFFF, (ea) NOT.L (ea) OR.L (ea), D1 OR.L D1, (ea) ORI.L #1, (ea) SEQ (ea) TST.B (ea)
シフトおよびローテイト命令	ASL ASR LSL LSR ROL ROR ROXL ROXR SWAP	B, W, L W ASLICE	Dn, Dn #〈データ〉, Dn 〈ea〉	ASL.L D1, D2 ASL.L #2, D1 ASL.W (ea)
ビット命令	BCHG BCLR BSET BTST	B, L BCHGC	Dn, 〈ea〉 #〈データ〉, 〈ea〉 同じ	BCHG.L D1, (ea) BCHG.L #1, (ea)
ビットフィールド命令	BFCHG BFCLR BFEXTS BFEXTU BFFF0 BFINS BFSET BFTST		<pre>⟨ea⟩ ⟨off:w⟩ ⟨ea⟩ ⟨off:w⟩ ⟨ea⟩ ⟨off:w⟩, Dn ⟨ea⟩ ⟨off:w⟩, Dn ⟨ea⟩ ⟨off:w⟩, Dn Dn, ⟨ea⟩ ⟨off:w⟩ ⟨ea⟩ ⟨off:w⟩ ⟨ea⟩ ⟨off:w⟩</pre>	BFCHG

分類	機械語命令の ニーモニック		オペランドのシンタックス	使用例	(〈ea〉は 付表 2 参照)
炽		7 1 7			
	ABCD	В	Dn, Dn	Republicance mus	D1, D2
			-(An), -(An)		-(A1), -(A2)
2	NBCD	В	⟨ea⟩	NBCD	(ea)
2進化	PACK	_	$-(An), -(An), \#\langle \vec{r} - \beta \rangle$		-(A1), -(A2), #1
10			Dn, Dn, #〈データ〉	PACK	D1, D2, #1
10進命令	SBCD	В	Dn, Dn	SBCD	D1, D2 $-(A1)$, $-(A2)$
令			-(An), -(An)	SBCD	-(A1), (A2) -(A1), -(A2), #1
	UNPK	_	$-(An), -(An), \#\langle \vec{r} - \beta \rangle$		D1, D2, #1
			Dn, Dn, #〈データ〉	UNPK	D1, D2, #1
	Bcc	B, W, L	〈ラベル〉	BEQ. S	LOOP
	BRA	B, W, L	〈ラベル〉	BRA. S	ERA
プ	BSR	B, W, L	〈ラベル〉	BSR. S	MAX
	CALLM	_	# $\langle \vec{r} - \mathbf{y} \rangle$, $\langle ea \rangle$	CALLM	#4, (ea)
グ	DBcc	W	Dn, 〈ラベル〉	DBLE	D1, LAB
ラ	JMP	_	⟨ea⟩	JMP	⟨ea⟩
4	JSR	_	⟨ea⟩	JSR	⟨ea⟩
制	NOP	_	_	NOP	
御	RTD	W	#〈ディスプレースメント〉	RTD	#8
命	RTE	_	_	RTE	
令	RTM	_	Rn	RTM	A7
	RTR	_	_	RTR	
	RTS	_	_	RTS	
	ANDI	W	#〈データ〉, SR	ANDI. W	#\$FFFF, SR
		В	#〈データ〉, CCR	ANDI. B	#0, CCR
	BKPT	_	#〈データ〉	BKPT	#1
	CHK	W, L	⟨ea⟩, Dn	CHK.L	(ea), D1
シ	CHK2	B, W, L	⟨ea⟩, Rn	CHK2.L	⟨ea⟩, A1
ス	EORI	W	#〈データ〉, SR	EORI. W	#1, SR
テ		В	#〈データ〉, CCR	EORI.B	#1, CCR
	ILLEGAL	_	_	ILLEGAL	9 V 1000000
4	MOVE	W	⟨ea⟩, SR	MOVE. W	(ea), SR
制	J	W	SR, (ea)	MOVE. W	SR, (ea)
徂	1	W	⟨ea⟩, CCR	MOVE. W	(ea), CCR
		W	CCR, (ea)	MOVE. W	CCR, (ea)
命	ì	L	USP, An	MOVE. L	USP, A1
4	i	L	An, USP	MOVE. L	A1, USP
	MOVEC	L	Rc, Rn	MOVEC. L	
		L	Rn, Rc	MOVEC. L	
	MOVES	B, W, L	Rn, (ea)	MOVES. L	(*) (*)
			⟨ea⟩, Rn	MOVES.L	⟨ea⟩, D1

命令実行文の書き方

分類	機械語命令の ニーモニック	1 12-00 Ca Ca Ca	オペランドの シンタックス	使用例 (⟨ea⟩ は 付表 2 参照)
システム制御命令	RESET STOP TRAP TRAPcc	— W — — W, L	ー #〈データ〉 #〈データ〉 ー #〈データ〉	RESET STOP #1 TRAP #2 TRAPEQ TRAPEQ. L #1 TRAPV
マルチプロセッサ命令	CAS CAS2 cpBcc cpDBcc cpGEN cpRESTORE cpSAVE cpScc cpTRAPcc	B, W, L W, L W ユーザ! ー ー B	⟨ea⟩ ⟨ea⟩ ⟨ea⟩ ←	CAS.W. D1, D2, ⟨ea⟩ CAS2.W D1:D2, D2:D2, (A1):(A2)
	TAS	W, L B	#〈データ〉 〈ea〉	TAS.B (ea)

```
An アドレス・レジスタ
```

Dn データ・レジスタ

Rn アドレスまたはデータ・レジスタ

Rc 制御レジスタ (USPなど)

〈ea〉 実効アドレス

d₁₆ 16ビットのディスプレースメント

#〈データ〉 イミディエイト・データ

リスト レジスタのリスト (たとえば D3-D5)

off:w ビット・フィールド (offはオフセット,wはビット幅)

Dr データ・レジスタ (除算の余り)

Dq データ・レジスタ (除算の商)

Dc データ・レジスタ (比較に使用)

Du データ・レジスタ (更新に使用)

Dh データ・レジスタ (乗算した結果の上位32ビット)

DI データ・レジスタ (乗算した結果の下位32ビット)

SR アクティブ・スタック・ポインタ

CCR コンディション・コード・レジスタ

USP ユーザ・スタック・ポインタ

cc コンディション・コードを意味し、次の種類がある (Bcc, cpBcc).

CC キャリー・クリア LS ロウまたは同じ

CS キャリー・セット LT より小さい

EQ 等しい MI 負 (minus)

GE 大きいまたは等しい NE 等しくない

GT より大きい PL 正 (plus)

HI ハイ VC オーバフロー・クリア LE 小さいまたは等しい VS オーバフロー・セット

付表 1のオペランド・シンタックスに現われる〈ea〉は、effective address の略で実効アドレスを意味する。これはオペランドすなわち処理すべきデータ が格納されている場所を示すアドレスのことである。実効アドレスの表し方にはさまざまな方法がある。たとえば、オペランドがレジスタ上にあれば、オペランド・フィールドにレジスタ名を書く。すなわちデータ・レジスタ3番ならば D3 になる。一方、オペランドがメモリ上にあれば、レジスタ間接やメモリ間接などの指定方法がある。このように、実効アドレスを指定する方法がアドレッシング・モードである。その詳細については、第3章および次節を参照されたい。

(注) オペランド・サイズ

分岐命令 (Bcc, BRA, BSR, DBcc) のオペランド・サイズでは, バイト・オフセットを指定するのに .Sを使い, 指定がなければワード・オフセットとするアセンブラが多い.

分岐命令はデータを処理する文ではないので、オペランド・サイズを指定するB、W、Lの意味が多少異なるためであろう。Sはshortの略と思われる。



4. アドレッシング・モードの書き方

ERA MOVEQ #1,D0

アドレッシング・モードの種類とそれに対応するアセンブラ・シンタックスを**付表2**に示す.

アセンブラ・シンタックスはシステムにより少し異なるため、コーディング するときには各システムのアセンブラ・マニュアルを参照されたい。また、機 械語命令によっては使用できるアドレッシング・モードに制限があるので、そ れらについても各マニュアルを参照されたい。

付表2 アドレッシング・モード

	アドレッシング・モード	アセンブラ・シンタックス	例
直 ジスタ 接	データ・レジスタ直接	Dn	D1
タ 接	アドレス・レジスタ直接	An	A1
	アドレス・レジスタ間接	(An)	(A1)
レ ジ	ポストインケリメントつき アドレス・レジスタ間接	(An) +	(A1) +
ス	プリデクリメントつき アドレス・レジスタ間接	- (An)	- (A1)
タ	〈ディスプ〉つきアドレス・レジスタ間接	(d ₁₆ , An)	(500, A1)
間	インデックス・8ビット〈ディスプ〉つき アドレス・レジスタ間接	(d ₈ , An, Xnサイズ)	(16, A1, D2.W)
接	ベース〈ディスプ〉つき アドレス・レジスタ間接	(d ₈ , An, Xn.サイズ*スケール) (bd, An, Xn.サイズ*スケール)	(16, A1, D2.L*4)
メ 間 モ	ポストインデックスつきメモリ間接	([bd, An], Xn.サイズ*スケール, od)	((16, A1), D1.L*4,100)
リ接	プリインデックスつきメモリ間接	([bd, An], Xn.サイズ*スケール], od)	([16, A1, D1.L*4], 100)
プカP	〈ディスプ〉つき PC間接	(d ₁₆ , PC)	(16, PC)
プログラム・カ ウ ン タ	インデックス〈ディスプ〉つき PC間接	(dn, PC, Xn.サイズ)	(16, PC, D2.L)
ムタ接	「ファブノス (アイスフ/フロドの)町安	(dn, PC, Xn.サイズ*スケール)	(16, PC, D2.L*4)
P 間 C	ポストインデックスつき PCメモリ間接	([bd, PC], Xn.サイズ*スケール, od)	([10, PC], D1.L*4,100)
C メモ リ 接	プリインデックスつき PCメモリ間接	([bd, PC], Xn.サイズ*スケール], od)	([10, PC, D1.L*4], 100)
絶 アド	絶対ショートアドレス	xxxx. W	\$2000.W(16進)
対ス	絶対ロングアドレス	xxxx. L	\$20000. L (16進)

Dn:データ・レジスタn

(たとえば、D3はデータ・レジスタ3)

An:アドレス・レジスタn

(たとえば、A3はアドレス・レジスタ3)

Xn:インデックス・レジスタn

(データまたはアドレス・レジスタn)

PC: プログラム・カウンタ

〈ディスプ〉: ディスプレースメント

d₈:8ビットのディスプレースメント

d16:16ビットのディスプレースメント

bd:ベース・ディスプレースメント

od:外部ディスプレースメント (outer displacement)

サ イ ズ:インデックス・レジスタのサイズ選択子で、

Wを指定すると符号拡張ワード、

Lを指定すると符号つきロングワード

スケール:インデックス・レジスタのスケール・ファクタで

1, 2, 4, 8を指定する.

xxxx:值

5. アセンブラ制御文

アセンブラ制御文は、アセンブラに対して指示を与える文で、機械語命令に 対応する文ではない. ただし、データ定義とメモリ領域を確保する文は機械語 命令に対応していないが、実際にメモリ領域を確保し、データ値を設定する.

アセンブラ制御文の種類および書き方は、アセンブラによってかなり異なるので、各システムのアセンブラ・マニュアルを参照されたい.

以下には、主要なものの一例を示す. ()内は一般によく使われる識別名の 例である.

- (1) アセンブリ制御に関する文
 - セクションの指定 (SECTION)
 - 絶対アドレスの指定(ORG)
 - プログラム終了の指示 (END)
- (2) 記号名の値を指定する文(EQU など)
- (3) データ定義およびメモリ領域確保のための文
 - 定数データの定義 (DC)
 - メモリ領域の確保 (DS)
- (4) 外部名に関する文

アセンブル単位にまたがって名前が参照できるようにする文など(XREF, XDEF)

- (5) アセンブル時の条件を設定する文
- (6) リスティング・フォーマットを指定する文

日. データ形式

アセンブラにおけるデータ形式について,定数,記号名,式に分けて次に説明する.

(1) 定数

定数には数値定数と文字型定数があり、数値定数は整数値定数と実数値定数 に分かれる.以下にそれぞれの表記法を示す.

a. 整数值定数 (整数)

整数値定数は16進数または10進数で表す. 特に断わらなければ普通は, 10進数である. 16進数は, 頭に\$をつけるのが一般的である. このほか, 8進数や2進数の使えるアセンブラもある.

●例 256 (10進数) \$ 2000 (16進数)

b. 実数値定数 (実数)

実数値定数は10.8のように小数点を含む数を指す. その表記法は, アセンブラによって異なる(あるいは実数そのものが使えない) ため, 詳細は各システムのアセンブラ・マニュアルを参照されたい.

c. 文字型定数

これは、ASCII または JIS コードを文字で表すのに使用する. 普通はアポストロフィ($^{\prime}$)で文字の前後を囲むが、アセンブラによってはダブルクォーテーション($^{\prime\prime}$)で囲む.

●例

JAPAN', "JAPAN"

(2) 記号名

ラベルには記号名を用いる. 記号名は, 英字 $(A \sim Z, a \sim z)$ と数字 $(0 \sim 9)$ の列で, 英字から始まる. これら以外にアンダスコア $(_)$ を使えるアセンブラが多い.

●例 LOOP __MAIN

なお3AHなどは、数字で始まっているので、記号名ではない.

(3) 式

普通のアセンブラでは、文のオペランドに式を記述できる. 記述できる個所は、命令実行文のイミディエイト・データやディスプレースメント、そしてアセンブラ制御文の多くのオペランドである. ただし、式は単純なものである.

式を使うと、プログラムの意味がわかりやすくなったり、変更しやすくなる.

たとえば、メモリ領域を確保するとき

AREA DS 50

と書くより

AREA DS 5 * 10

とする方が、50の意味するところがわかりやすく、さらに記号名を導入して

ENTRY EQU 5

CASE EQU 10

AREA DS ENTRY * CASE

I アセンブラの文法

と書くと、なおわかりやすくなる.

式で使える演算子は、+ (加算)、- (減算)、* (乗算)、/ (除算) などであるが、詳細はアセンブラにより異なるので、マニュアルを参照されたい.

フ. 例

付図4に簡単な使用例を示す.これはサブルーチンの例で、パラメータはすべてデータ・レジスタを使って受け渡している.

付図4 使用例

コプロセッサ命令について

1. コプロセッサ命令

第4章の命令セットの表4.10 マルチプロセッサ命令 に関し、補足説明を加える.

68000 の汎用マイクロプロセッサ・ファミリは、付加プロセッサであるコプロセッサを組み合わせることで、機能拡張あるいは機能分散を図ることができる。汎用プロセッサに対して、コプロセッサは複数台連結できる。

システム設計者が汎用プロセッサにコプロセッサを連結する場合,一般には詳細な「コプロセッサ・インターフェース」の知識を必要とする.しかし, Motorola 社のコプロセッサを連結する場合は,詳細な知識を必要としない.

現在、Motorola社のコプロセッサには次の2種類がある.

- MC68851 ページ式メモリ管理ユニット (PMMU)
- MC68881 浮動小数点演算用コプロセッサ (FPCP)

これらのコプロセッサは、Motorola 社で定義した命令を実行する. どのような命令が定義されているかは、おのおののユーザーズ・マニュアルを参照する必要がある. 表4.10に記述されたコプロセッサ命令と、上に述べたコプロセッ

サで定義した命令との関係については、後述する.

プログラマから見た場合は、汎用プロセッサに備わっている命令セットにプラスして、コプロセッサの命令セットが使えるので、たんに命令セットが増えたと考えればよい.

たとえば、MC68881浮動小数点演算コプロセッサを付加したシステムのアセンブラ・マニュアルを見ると、通常の命令セットと合わせて浮動小数点演算の命令セットが記述されている。プログラマは、コプロセッサをまったく意識することなく、プログラミングすることができる。

コプロセッサは、汎用のメインプロセッサと同期をとりながら動作する. すなわち、メインプロセッサは、命令を実行中にコプロセッサ命令を認識すると、命令コードをコプロセッサ側へ渡し、結果をもらってから次の命令の実行へと進む.

詳細は、参考文献〔1〕を参照されたい.

2. MC68881で定義される命令

第4章の表4.10に記述されたコプロセッサ命令 (cpGEN, cpBcc, ……) を 詳しく見てみよう.

コプロセッサ命令の 1 ワード目は,**付録A** (118ページ)に記述されているように「1111」(15~12 ビット)というオペレーション・コードで始まる.次の 3 ビット (11~9 ビット)は,Cp-ID すなわちコプロセッサの識別番号を表している.残りのビット(8~0 ビット)は,命令によって異なる.

ここで、cpGEN (データ処理用命令などに使用する汎用のコプロセッサ命令) と、MC68881 で定義されている加算命令 FADD を比較してみよう。 それぞれの命令フォーマットを付図 5 に示す。この図で見るように、cpGEN が MC68881 で定義される FADD などの浮動小数点演算命令の汎用形になっていることは、容易に想像できるであろう。

プログラマは MC68881 を使用するにあたって, cpGEN ではなく FADD などの定義済みの命令を使えばよいということになる.

MC68881でサポートする命令のアセンブラ・シンタックスは、汎用 (メイン)プロセッサの書き方に準ずる. ただし、オペランド・サイズは、B, W, Lのほかに、S, D, X, Pを指定できる. ここで、S, D, X, Pは

S: 実数型 (4バイト)

D:倍精度実数型(8バイト)

X:拡張実数型 (12バイト)

P:Packed Decimal の実数型

である.

										_						
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	1	1	1	1	С	p-I	D	0	0	0	Ŧ	5554	効ア ド		ノス ジス	タ
コプロセッサ用コマンド・ワード																
cpGEN																
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	1	1	1	1	0	0	1	0	0	0		実	効ア	ドレ	ノス	
	'	l	'	'	0	0	1	0	U	U	Ŧ	E —	ド	レ	ジス	タ
	0	R/M	0	ソスペ	ー フ	マイヤ	デスョン	ティネ	ーシ	0	1	0	0	0	1	0
								FΑ	DD							
	Cp· 実交	ーID 効ア	:00)1 (R	/M=	= 0	のと	きし	は使	われ	いなり	١١.	.,,	_	1.0
					- 1	∕M≔ 示す		のと	きし	はア	ドレ	ツン	ノング		モー	1
	R/	м:	0 0	カと				スタ	7) -	~ <	レシ	バス	タ〉			
			10	かと	きに	t (3	実効	アト	(レ)	ス〉	\rightarrow	ヘレ	ジス		∞ ⊏	_ *
	ソー	-ス・	ス/	ペシ	ファ	イヤ		?/N \$示		00	とき	は、	ソ-	ース	())FI	-m
										1の	とき	は、	ソー	ース	のテ	·_
							1	タ・	フォ	<u> </u>	マッ	1	4		L,	
	デス	(ティ:	ネーシ	ション	・・レ	ジスタ	: :), 〉 デス	(, F ティ) ?	を示-シ:	す. ョン	のF	Pn*	を示	ミ す.
	:	*FF	m,	FP	nは	浮動	小人	效点	デー	タ	・レ	ジス	くタフ	であ	る.	
		(注)														

付図5 cpGENとFADD

例 FADD. S D1, FP1 FADD. S FP1, (A1)

ただし FPn は浮動小数点データ・レジスタである.

各命令と指定できるオペランドの種類およびオペランド・サイズの組み合わせは、各システムのアセンブラ・マニュアルを参照されたい.

使用例を付図6に示す.

```
MOVE. L # 10. 2, D1

MOVE. L # 5. 4, D2

FMOVE. S D1, FP1 10. 2 \rightarrowFP1

FADD. S D2, FP1 10. 2 + 5. 4 \rightarrow 15. 6

FINTRZ. X FP1, FP2 15. 6 \rightarrow 15. 0 \rightarrow 16. 0 \rightarrow 17. 0 \rightarrow 17. 0 \rightarrow 18. 0 \rightarrow
```

付図6 浮動小数点演算の例

参考文献

本文・付録

鎌倉三郎 MC68020の概要 bit, 1985. 1 共立出版 須山徹郎 命令キャッシュとコプロセサ・インタフェースを内蔵する 68020 日経バイト, 1985. 5 日経マグロウヒル MC 68000 User's Manual Motorola 16 Bit User's Manual Motorola 岡本他 ザ 68000――ハードウェア・ソフトウェア・アプリケーション 共立出版

日本語版補遺

- (1) "MC 68020 32-Bit Microprocessor User's Manual second Edition", Prentice-Hall
 (MC 68020 ユーザーズ・マニュアル, CQ 出版社)
- [2] "MC 68881 FLOATING-POINT COPROCESSOR USER'S MANUAL", MOTOROLA, May, 1985

索引

再実行の成功 78 行 最上位ビット 8,34 アクティブ 2 算術シフト 34 アクティブハイ 2 システム・スタック・ポインタ 7~9 アクティブロー 2 システム制御 36 アサート 3 システム・モード・レジスタ 12 アドレス・エラー 83,84,95 実効アドレス 20 アドレス・エンコード 20 アドレス・ストローブ 44,49,55 実行モード 7 シフト 34 アドレスづけ 17 アドレス・バス 41,49 条件つき分岐 36 使用できる制御ライン 61 アドレス・レジスタ 8,9 上位データ・ストローブ 44,55 アドレス・レジスタ間接 23 シングル・ステップ・モード 13 アドレッシング・モード 19,23 信号 イネーブル信号 47 イミディエイト・データ 29 6800 ファミリの―― 47 68000, 68008, 68010, 68012 Ø — 41 インデックスおよびデイスプレースメントつ きアドレス・レジスタ間接 24 $68020 \, \varnothing --- 48$ 信号図 3 インデックスおよびディスプレースメントつ 信号のタイプ 3 き PC 間接 27 信号の特徴 41 インデックス・レジスタ 9 信号とタイミングの表現 2 ウェイト状態 55,57,123 スケール 25,26 エンコード 20 延長ワード 20,31 スタック・フレーム 88~93 スタック・ポインタ 7~9 オートベクタ 51 オーバフロー・ビット 11 システム――(SSP) 9 スーパバイザ――(SSP) 12,13,100 オルタネート・ファンクション・コード・レ マスタ――(MSP) 15 ジスタ 13,14 ユーザ――(USP) 9 オンチップ・キャッシュ 133 割込み——(ISP) 15 オンチップ命令キャッシュ・レジスタ 14 ステータス・レジスタ 7,12~14 ストップ状態 77 カ 行 スーパバイザ・スタック・ポインタ 下位データ・ストローブ 44,55 外部生成例外 85 12, 13, 100 外部ロジック 8 スーパバイザ・ビット 7,12 スーパバイザ・モード 7 拡張ビット 11 スーパバイザ・レジスタ 12 仮想マシン 16,18 仮想メモリ 16,99 整数演算 33 整列状態 16 機能の概観 7 整列/データ幅に関する例 64 キャッシュ 133 絶対ショート 28 キャッシュ・アドレス・レジスタ 14,134 絶対分岐 36 キャッシュ制御 134 絶対ロング 28 キャッシュ制御レジスタ 14,134 ゼロ・ビット 11 キャッシュ・ディスエーブル入力 51,135 ソース・オペランド 8 キャッシュにおける動作(68020の) 133 ソースおよびデスティネーション・ファンク キャッシュの使用禁止 135 ション・コード・レジスタ 50 キャリー・ビット 10 ソフトウェア・リセット 76 強制ホールト 77 クォードワード 9 タ行 繰り返し可能な命令 39 タイミングとバスの動作 53 クロック 47.51 68000-68012 の --- 54 クロック信号 47 $68020 \, \varnothing$ — 61 クロック・ピリオド 54 ダブル・バス・フォールト 99 互換性 31 ディスプレースメントつきアドレス・レジス コプロセッサ 38 夕関接 24 コプロセッサ・インターフェース 38,124 ディスプレースメントつき PC 間接 26 コンディション・コード 10 デスティネーション・オペランド 8 コンディション・コード・レジスタ 8,10 データ・ストローブ 44 データ・ストローブ信号 49 行 データ転送アクノリッジ 45 最下位ビット 8

データ転送命令 32

サイクル・スタート 50

データ・バス 41.49 $\nabla \mathcal{A} = -(M)$ 15 データ・バス・マルチプレクサ 63 ビット操作 35 データ・バッファ・イネーブル データ・レジスタ 8 データ・レジスタ直接 23 非同期転送 53 デバッグ用プログラム 13 非同期バス制御 122 転送サイズ 49 同期式バス・インターフェース 47 動作モード 83 68020 Ø — 49 スーパバイザ 83 ユーザ 83 動的バス幅設定 54,61 プッシュ/プル 9 特権違反 83,84 不当整列 54 特権命令 7 トラップ 12 トリガ 4 トレース 95 不当命令 84,94 トレース機能 84 フラグ・ビット 12 トレース・ビット 12,14 トレース・モード 12 接 24 行 内部エラー 84 プリフェッチ 38,39 内部生成例外 84 内部ロジック 13 ネガティブ・ビット 11 プログラム制御 36 ネゲート 3 フローティング 3 11 行 ベクタ・テーブル 51 バイト 16 バイト・オペランド 8 バイトとワードのリード 67 バイトによる順序づけ 17 夕間接 23 バイト・ライト・タイミング 59 バイト・リード・タイミング 56 パイプライン 38 ホールト 54,77 バス・アービトレーション 51 強制ホールト 77 ——信号 47 一一のタイミング 79 ――ロジック 79 ホールト状態 77 バス・エラー 46,51,85,98 バス・グラント 47,51,79 マ バス・グラント・アクノリッジ 47,51,79 マスタ・ビット 15 バス・グラントの決定 79 バス・サイクルの再実行 78 バスの回復 81 バスの動作 未実装命令 84,94 68Kファミリに共通な―― 76 無条件分岐 36 68000-68012 Ø --- 54 命令キャッシュ 39 68020 Ø — 61 命令継続 18 バス・フォールト 83 命令セット 31 バス・マスタ 47 命令トラップ 84,94 バス・リクエスト 47,51,79 パッケージ 129 ハードウェア・リセット 76,83 メモリ構成 17 ハンドシェイク 47,51,53,122 ヒット 134 モード 20 ビット オーバフロー—(O) 11 拡張——(X) 11 キャリー―(C) 10 スーパバイザ——(S) 7,12 優先度 13 ゼロ--(Z) 11 トレース――(T) 12,14 ユーザ・モード 7 ネガティブ――(N) 11 ユーザ・モード・レジスタ 8,11

ビット・フィールド 9 ビット・フィールド操作 36 ファンクション・コード 7 $68000-68012 \circ$ 45 フォーマット・エラー 97 フォーマット・フィールド 88 不当整列データのライト 72 不当整列データのリード 67 浮動小数点プロセッサ 124 プリデクリメントつきアドレス・レジスタ間 プリインデックスつき PC メモリ間接 28 プリインデックスつきメモリ間接 26 ブレークポイント 85,96 プログラム・カウンタ 8,10 プロセッサ・ホールト 46,51 ベクタ・ベース・レジスタ 13 ページ・メモリ管理ユニット 124 ポストインクリメントつきアドレス・レジス ポストインデックスつき PC メモリ間接 27 ポストインデックスつきメモリ間接 25 シングル・ステップ・モードと HALT 77 HALT 出力信号 77 行 マスタ・スタック・ポインタ 15 マルチタスク・システム 35,37 マルチプロセッサ・システム 35,37 命令のオブジェクト・コード 102 メモリ管理ユニット 8,45,46 メモリ割当てによる I/O 32 ヤ行 有効周辺アドレス信号 47 有効メモリ・アドレス信号 47 ユーザ・スタック・ポインタ 9

行 ライト・サイクルのタイミング 70 ライト・タイミング 57 ライト・タイミング(68008での) 59 リセット 47,51,54,85,100 ANDI 84 リセット動作 76 リセット・ベクタ 87 AS 49 リード・サイクルのタイミング 65 C 10 リード・タイミング 54 リード・タイミング(68008での) 56 リード・モディファイ・ライト 38 ---サイクル 59,72 ——信号 50 CCR 10 **--**タイミング 59,72 リード/ライト信号 44,49 リード/ライト・タイミング(6800の) 123 ループ・カウンタ 9 EORI 84 ループ命令 39 ISP 15 例外 外部生成—— 85 M 15 内部生成—— 84 MOVE 84 --ベクタ・テーブル 86 MSP 15 N 11 優先順位 85 例外処理 13,83 例外処理シーケンス 94 例外の型 84 レジスタ 20 S 12 オルタネート・ファンクション・コード ——(SCF & DFC) 14 キャッシュ・アドレス――(CAAR) SSP 9 T 12 14, 134 T0 14 キャッシュ制御——(CACR) 14,134 T1 14 コンディション・コード――(CCR) 8,10 TAS 59 システム・モード―― 12 USP 9 ステータス --- 7,12~14 スーパバイザ―― 12 V 11 ベクタ・ベース―—(VBR) 13 X 11 ユーザ・モード―― 8,11 Z 11 ローテイト 34 ロングワード 16 ロングワード・オペランド 8 論理演算 33 論理シフト 34 行 ワ 6800ファミリとのインターフェース 122 ワード 16 68K ファミリ 1,126 ワード・オペランド 8 相違点 126 割込み 97

割込み信号 46

割込み保留 51

割込みスタック・ポインタ 15

割込みマスク 12,13,46 割込み要求 13,51,85 割込みレベル 46 アルファベット BCD 操作 36 CAAR 14, 134 CACR 14, 134 CAS, CAS2 72 CHK, CHK2 85 CPU 空間 49 DFC 45, 50 DS 信号 49 OP コード 31 PC→プログラム・カウンタ PC 相対分岐 36 RTE 84, 99 SFC 45,50 TRAP 85,88 字 数 0による除算 83 1サイクルのロングワード・ライト 70 1 サイクルのロングワード・リード 65 2 進化10進数 36 2 進化10進数操作 36

68K プロセッサのインターフェース 122

特徴 1~2

訳者紹介

おかもと しげる 茂

1960年 東京教育大学理学研究科博士課程修了

現 在 茨城大学理学部数学科教授・理学博士

主要著訳書 マイクロコンピュータ辞典 (共訳編, 共立出版)

ザ68000 (共著, 共立出版)

ソフトウェア開発環境 (共著, 共立出版)

UNIX 入門(著,日刊工業新聞)

68000ファミリハンドブック ----68000, 68008, 68010, 68020----

© 岡本 茂 1987

1987年 5 月22日 第 1 刷発行

すイリアム・クレイマー著 者ゲリー・ケイン

訳 者 岡 本 茂

発行所 啓 学 出 版 株 式 会 社 代表者 三 井 数 美

郵便番号 101

東京都千代田区神田神保町1-46 電 話 東京03(233)3731(代)

振 替 東京3-109286

ISBN 4-7665-0521-2

印刷・製本/株式会社 廣 済 堂 本書の定価はカバーに表示してあります

Printed in Japan

N. S/松岡

MC68000使い方とトラブルシューティング J.W.コフロン著 高尾博監訳 日立マイクロコンピュータエンジニアリング(株)訳 A5判 224頁 定価2,400円 マイクロプロセッサ 応用開発と開発システム

マルチ・マイクロプロセッサ・システム 分散システム・アーキテクチャへのアプローチ

Y. ペイカー著 渡辺豊英, 桶谷猪久夫, 小澤義明訳 A 5 判上製 228頁 定価2,500円

V. ツェング著

樋口龍雄, 亀山光雄訳

A5判 324頁 定価3,500円

Digital Signal Processing Applications with the TMS 320 Family (欧文リプリント版)

テキサス・インスツルメンツ インコーポレーテッド編 B5判 736頁 定価12,000円

68000ファミリ ハンドブック W・クレイマー + G・ケイン・著 岡本 茂・訳 出 1953 啓学出版 定価2200円







ф